

申請日期	87年6月26日
案號	87110397
類別	二

公 告 本

A4  
C4

495635

(以上各欄由本局填註)

發明專利說明書		
一、發明 新型 名稱	中文	液晶顯示裝置
	英文	
二、發明 創作 人 姓名	姓 名 固 籍 住、居所	(1) 大河原洋 (2) 中山貴徳 (3) 田中武  (1) 日本 (2) 日本 (3) 日本
		(1) 日本國千葉縣茂原市早野三五五〇-二一二  (2) 日本國千葉縣茂原市下永吉四六〇  (3) 日本國千葉縣茂原市早野三五五〇一一一三
三、申請人 姓名 國籍 住、居所 (申請所)	姓 (名稱)	(1) 日立製作所股份有限公司 株式會社日立製作所
	國籍	(1) 日本
	住、居所 (申請所)	(1) 日本國東京都千代田區神田駿河台四丁目六番地
	代表人 姓名	(1) 金井勝

申請日期	87年6月28日
案號	87110397
類別	

A4  
C4

(以上各欄由本局填註)

## 發明專利說明書

一、發明 名稱 新型	中文	
	英 文	
二、發明人 創作	姓 名	④ 伊藤光 ④ 伊井達生 ④ 川村誠也
	國 籍	④ 日本 ④ 日本 ④ 日本
	住、居所	日本國千葉縣茂原市下永吉四六〇 早野泰 日本國千葉縣茂原市高師二六六 TH二〇七 日本國千葉縣茂原市下永吉四六〇 早野泰 A-二〇五
三、申請人	姓 (名稱)	
	國 籍	
	住、居所 (事務所)	
代 表 人 姓 名		

裝  
打  
機

\*紙張尺寸適用中國國家標準 (CNS) A4規格 (210×297公釐)

申請日期	87年6月20日
案號	87110397
類別	

A4  
C4

(以上各欄由本局填註)

發明型專利說明書		
一、發明 名稱 新型	中文	
	英文	
二、發明人 創作	姓 名	① 日本 名取正高 箱田秀季
	國 籍	① 日本
	住、居所	① 日本國千葉縣茂原市下永吉四六〇 日立早野町
三、申請人	住、居所 (事務所)	② 日本國千葉縣茂原市下永吉四六〇 日立早野町C-二
	(名稱)	
	國 籍	
代表人 姓名		

裝  
打  
線

申請日期	87年6月26日
案號	87110397
類別	

A4  
C4

(以上各欄由本局填註)

發明新專利說明書		
一、發明 名稱 新型	中文	
	英文	
二、發明人 創作	姓 名	① 名取正高 ② 稲田秀幸
	國 籍	① 日本 ② 日本
	住、居所	① 日本國千葉縣茂原市下永吉四六〇 ② 日本國千葉縣茂原市下永吉四六〇 ③ 日立早野寮 C-二一
三、申請人	地 (名稱)	
	國 籍	
	住、居所 (事務所)	
代表人 姓 名		

裝  
訂  
線

A5  
B5

四、中文發明摘要(發明之名稱： 液晶顯示裝置  
抑制閃爍之發生。 )

一種液晶顯示裝置，屬於

具備在經由液晶互相對向配置的一對透明基板中一方之透明基板之液晶側面向 x 方向延伸且向 y 方向並設的閘極信號線及向 y 方向延伸且向 x 方向並設的汲極信號線，

同時，在圍繞於此等各信號線之各該領域，具備藉由來自上述閘極信號線之掃描信號施以導通之薄膜電晶體，及經由該被導通之薄膜電晶體施加有來自上述汲極信號線之影像信號的像素電極的液晶顯示裝置，其特徵為：

上述薄膜電晶體係由 M I S 型所構成，其閘極電極與源極電極之間的電容，在閘極信號線之輸入端子側構成較小而在終端側構成較大者。

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

英文發明摘要(發明之名稱： )

44000000

承辦人代碼:
大類:
I P C 分類:

A6  
B6

本案已向:

日本

國(地區) 申請專利,申請日期:

1997年 7月12日 9-186375

案號:

有 無 主張優先權

有 主張優先權

有關微生物已寄存於:

寄存日期:

寄存號碼:

(請先閱讀背面之注意事項再填寫本頁各欄)

裝  
訂  
線

經濟部中央標準局員工消費合作社印製

本紙張尺寸適用中國國家標準(CNS) A4規格(210×297公釐)

A7  
B7

## 五、發明說明 (1)

### (發明所屬之技術領域)

本發明係關於一種液晶顯示裝置，特別是，關於一種主動矩陣型之液晶顯示裝置。

### (以往之技術)

此種之液晶顯示裝置，係具備在經由液晶互相對向配置的一對透明基板中一方之透明基板之液晶側面向 x 方向延伸且向 y 方向並設的開極信號線及向 y 方向延伸且向 x 方向並設的汲極信號線，並將圍繞於此等各信號線之各領域作為像素領域。

在各該像素領域，具備藉由來自上述開極信號線之掃描信號施以導通之薄膜電晶體，及藉由該被導通之薄膜電晶體施加有來自上述汲極信號線之影像信號的像素電極。

此種液晶顯示裝置係可良好地構成反饋，特別是，在彩色液晶顯示裝置成為不可或缺之技術。

### (發明欲解決之課題)

但是，在此種液晶顯示裝置，隨著近幾年來之大型化及高精細化之趨勢，所謂稱為閃爍之畫面閃爍發生作為無法忽視之問題。特別是，在顯示領域之對角線之長度為 34 cm (13 型) 以上的液晶顯示裝置成為無法忽視之問題。

本發明人等係檢討發生閃爍之原因的結果，獲知如下事項。

（請先閱讀背面之注意事項再填寫本頁）

A7  
B7

## 五、發明說明 (2)

首先，由於必須較長形成閘極信號線，因此藉由該信號線之電阻與電容之影響，而被輸入於此的掃描信號線，遍及終端側成為產生波形失真。

該波形失真係成為延遲薄膜電晶體之閘極，斷開之定時，同時減小經由閘極，斷開時的閘極與源極間電容所跳入之電壓的源極電極電位降低成分。此乃指閘極信號線對於輸入端子側會增高終端側之源極電極電位。

所以，經由像素電極與液晶相對向之電極（共通電極），係一樣地有一定電壓施加於顯示面內，如此，施加於該液晶之電壓係在閘極信號線之輸入端子側與終端側成為不相同。

如此，為了避免液晶之分極，因實行反轉施加於液晶之電位的交流化驅動，因此，在閘極信號線之輸入端子側與終端側：液晶之施加電壓之大小關係為在交流化驅動之每一1/2周期成為反轉，成為產生依高度變化的畫面之閃爍。

特別是13型液晶顯示裝置係具有縱20cm，橫27cm之顯示領域，閘極信號線之長度係成為27cm以上，而在閘極信號線之輸入端子側與終端側，經由閘極與源極間之電容，跳進電壓之相差係成為無法忽視之較大值。

因此，在閘極信號線之長度為27cm以上（13型以上）之液晶顯示裝置，係已經成為僅調整共通電極之電位，也難完全消除閃爍之狀況。

（請先閱讀背面之注意事項再填寫本頁）

A7  
B7

## 五、發明說明 (3)

又，藉由使用光石刻技術之選擇蝕刻形成各信號線及薄膜電晶體時，藉由曝光裝置之光學系統之失真或透明基板之捲曲，很難將每一各像素領域的薄膜電晶體之圖案成為完全均勻之狀態。

此時，藉由該圖案之偏差使薄膜電晶體之開極與汲極間電容不是均勻，則開極斷開時之開極與源極間電容所產生之源極電位之降低量在畫面內不是一定。

因此，在該時，以與上述同樣之理由，成為產生依亮度變化所產生之畫面的閃爍。

本發明係依照此種事項而創作者，其目的係在於提供一種即使顯示畫面大之液晶顯示裝置也可完全地抑制閃爍之發生的液晶顯示裝置。

(解決課題所用之手段)

在本案發明所揭示之發明中，以下簡單地說明代表性者之概要。

手段 1

一種液晶顯示裝置，其特徵為：具備設於絕緣基板上的開極信號線，及電氣式地連接於上述開極信號線且輸出開極驅動電壓的驅動電路，及具有源極電極，開極電極及汲極電極的第1及第2薄膜電晶體，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之一方的第1像素電極，及電氣式地連接於上述第2薄膜電晶體之源極電

〔首先閱讀背面之注意事項再填寫本頁〕

訂

A7

B7

## 五、發明說明 (4)

極及汲極電極之一方的第2像素電極，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之另一方的第1影像信號線，及電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之另一方的第2影像信號線；上述第1薄膜電晶體之間極電極係電氣式地連接於上述開極信號線的第1部分，上述第2薄膜電晶體之間極電極係電氣式地連接於比上述開極信號線的第1部分距上述驅動電路較遠的第2部分；上述第1及第2薄膜電晶體之源極電極係對於上述汲極電極在上述開極電極上僅距通道長度，僅對向通道寬度地設置，而上述薄膜電晶體之通道長度及通道寬度係與上述第1薄膜電晶體之通道長度及通道寬度實質相等，上述第2像素電極與上述開極信號線之間的靜電電容形成比上述第1像素電極與上述開極信號線之間的靜電電容大者。

如此所構成的液晶顯示裝置，係以依存於跳進電壓之上述電容  $C_{gs}$  的像素電極之電位對於負方向之移位抵消對於開極信號線的掃描信號之波形失真所產生的像素電極之電位對於正方向之移位，相等於接近於開極信號線之驅動電路，並施加於距輸入端子側與驅動電路較遠之終端側的各像素電極的電壓。

所以，成為可抑制依亮度變化所產生的畫面之閃爍。

## 手段2

一種液晶顯示裝置，其特徵為：具備設於絕緣基板上

(請先閱讀背面之注意事項再填寫本頁)

訂

A7  
B7

## 五、發明說明 ( 5 )

的閘極信號線，及電氣式地連接於上述閘極信號線且輸出閘極驅動電壓的驅動電路，及具有源極電極，閘極電極及汲極電極的第1及第2薄膜電晶體，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之一方的第一像素電極，及電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之一方的第2像素電極，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之另一方的第一影像信號線，及電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之另一方的第2影像信號線；上述第1薄膜電晶體之閘極電極係電氣式地連接於上述閘極信號線的第1部分，上述第2薄膜電晶體之閘極電極係電氣式地連接於比上述閘極信號線的第1部分距上述驅動電路較遠的第2部分；上述第2像素電極與上述閘極信號線之間的靜電電容形成比上述第1像素電極與上述閘極信號線之間的靜電電容大，上述第1及第2薄膜電晶體之源極電極係對於上述汲極電極在上述閘極電極上僅距通道長度，僅對向通道寬度設置，上述第1及第2薄膜電晶體之源極電極及汲極電極之一方的電極為與上述像素電極連接之部分，而將從與上述閘極電極重疊部分至不重疊部分之間的寬度形成比上述第1及第2薄膜電晶體之通道寬度小者。

如此所構成的液晶顯示裝置，係在形成薄膜電晶體之源極電極時即使產生其偏離，也可將該源極電極對於閘極電極之重疊部之面積的變化成為極小。

所以，可將閘極電極與源極電極之間的電容  $C_{g_s}$  之

(請先閱讀背面之注意事項再填寫本頁)

A7

B7

## 五、發明說明 (6)

變化成為極小，成為可抑制依亮度變化所產生的畫面之閃爍。

### 手段 3

一種液晶顯示裝置，其特徵為：具備設於絕緣基板的第1閘極信號線，及鄰接於上述第1閘極信號線設在上述絕緣基板上的電容線，及電氣式地連接於上述閘極信號線且用以輸入驅動電壓的端子，及具有源極電極，閘極電極及汲極電極的第1及第2薄膜電晶體，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之一方的第1像素電極，及電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之一方的第2像素電極，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之另一方的第1影像信號線，及電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之另一方的第2影像信號線；上述第1薄膜電晶體之閘極電極係電氣式地連接於上述第1閘極信號線的第1部分，上述第2薄膜電晶體之閘極電極係電氣式地連接於比上述第1閘極信號線的第1部分距上述端子較遠的第2部分；上述第1及第2薄膜電晶體之源極電極係對於上述汲極電極在上述閘極電極上僅距通道長度，僅對向通道寬度地設置，而上述第2薄膜電晶體之通道長度及通道寬度係與上述第1薄膜電晶體之通道長度及通道寬度實質相等，上述第1及第2像素電極係經上述電容線與絕緣膜形成一部分重疊，上述第2像素電極與上述電

(請先閱讀背面之注意事項再填寫本頁)

訂

A7  
B7

## 五、發明說明 (7)

容線之重疊面積係形成比上述第1像素電極與上述電容線之重疊面積小者。

如此所構成的液晶顯示裝置，依依掃描信號之洩漏所產生的像素電極電壓之電位降低成分，介經調整保持電容可抑制介經掃描信號之波形失真在閘極信號線之輸入端子側與終端側之變動。

所以，成為可抑制依亮度變化所產生的畫面之閃爍。

### 手段4

一種液晶顯示裝置，其特徵為：具備設於絕緣基板的第1閘極信號線，及鄰接於上述第1閘極信號線設在上述絕緣基板上的第2閘極信號線，及電氣式地連接於上述第1閘極信號線且輸出閘極驅動電壓的驅動電路，及具有源極電極，閘極電極及汲極電極的第1及第2薄膜電晶體，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之一方的第1像素電極，及電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之一方的第2像素電極，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之另一方的第1影像信號線，及電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之另一方的第2影像信號線；上述第1薄膜電晶體之間極電極係電氣式地連接於上述第1閘極信號線的第1部分，上述第2薄膜電晶體之閘極電極係電氣式地連接於比上述第1閘極信號線的第1部分距上述驅動電路較遠的第2部分；上述第1及

(請先閱讀背面之注意事項再填寫本頁)

訂

A7  
B7

## 五、發明說明 ( 8 )

第 2 薄膜電晶體之源極電極係對於上述汲極電極在上述開極電極上僅距通道長度，僅對向通道寬度地設置，而上述第 2 薄膜電晶體之通道長度及通道寬度係與上述第 1 薄膜電晶體之通道長度及通道寬度實質相等，上述第 1 及第 2 像素電極係經上述第 2 開極信號線與絕緣膜形成一部分重疊，上述第 2 像素電極與上述第 2 開極信號線之重疊面積係形成比上述第 1 像素電極與上述第 2 開極信號線之重疊面積小者。

如此所構成的液晶顯示裝置，依依掃描信號之洩漏所產生的像素電極電壓之電位降低成分，介經調整保持電容可抑制介經掃描信號之波形失真在開極信號線之輸入端子側與終端側之變動。

所以，成為可抑制依亮度變化所產生的畫面之閃爍。

(請先閱讀背面之注意事項再填寫本頁)

打

## 手段 5

一種液晶顯示裝置，其特徵為：具備設於絕緣基板的開極信號線，及電氣式地連接於上述開極信號線且輸出開極驅動電壓的驅動電路，及具有源極電極，開極電極及汲極電極的第 1 及第 2 薄膜電晶體，及電氣式地連接於上述第 1 薄膜電晶體之源極電極及汲極電極之一方的第 1 像素電極，及電氣式地連接於上述第 2 薄膜電晶體之源極電極及汲極電極之一方的第 2 像素電極，及電氣式地連接於上述第 1 薄膜電晶體之源極電極及汲極電極之另一方的第 1 影像信號線，及電氣式地連接於上述第 2 薄膜電晶體之源

A7

B7

## 五、發明說明 ( 9 )

極電極及汲極電極之另一方的第 2 影像信號線；上述第 1 薄膜電晶體之閘極電極係電氣式地連接於上述閘極信號線的第 1 部分，上述第 2 薄膜電晶體之閘極電極係電氣式地連接於比上述閘極信號線的第 1 部分距上述驅動電路較遠的第 2 部分；上述第 2 像素電極與上述第 2 影像信號線線之間的靜電電容形成比上述第 1 像素電極與上述第 1 影像信號線之間的靜電電容大者。

如此所構成的液晶顯示裝置，係依掃描信號之洩漏所產生的像素電極電壓之電壓之電位降低成分，介經調整像素電極與影像信號線之間的靜電電容（或源極與汲極間電容）可抑制介經掃描信號之波形失真在閘極信號線之輸入端子側與終端側之變動。

所以，成為可抑制依亮度變化所產生的畫面之閃爍。

（請先閱讀背面之注意事項再進入本頁）

## 手段 6

一種液晶顯示裝置，其特徵為：具備設於第 1 絶緣基板上的閘極信號線，及電氣式地連接於上述閘極信號線且用以輸入驅動電壓的端子，及具有源極電極，閘極電極及汲極電極的第 1 及第 2 薄膜電晶體，及電氣式地連接於上述第 1 薄膜電晶體之源極電極及汲極電極之一方的第一像素電極，及電氣式地連接於上述第 2 薄膜電晶體之源極電極及汲極電極之一方的第 2 像素電極，及電氣式地連接於上述第 1 薄膜電晶體之源極電極及汲極電極之另一方的第一影像信號線，及電氣式地連接於上述第 2 薄膜電晶體之

A7  
B7

## 五、發明說明 ( 10 )

源極電極及汲極電極之另一方的第2影像信號線，及與上述第1絕緣基板重疊地設置的透明第2絕緣基板，及設置於與上述第2絕緣基板之上述第1及第2像素電極對向之位置的透明共通電極，及設於上述共通電極與上述第1及第2像素電極之間的液晶，及設於上述第2絕緣基板，覆蓋上述第1及第2像素電極之周圍的遮光膜；上述第1薄膜電晶體之開極電極係電氣式地連接於上述開極信號線的第一部分，上述第2薄膜電晶體之開極電極係電氣式地連接於比上述開極信號線的第一部分距上述端子較遠的第二部分；以上述第2像素電極之上述遮光膜所覆蓋之部分的面積係形成比以上述第1像素電極之上述遮光膜之部分的面積小者。

如此所構成的液晶顯示裝置，係依掃描信號之洩漏所產生的像素電極電壓之電位降低成分，介經調整像素電容（液晶電容）可抑制介經掃描信號之波形失真在開極信號線之輸入端子側與終端側變動。

所以，成為可抑制依亮度變化所產生的畫面之閃爍。

### （發明之實施形態）

以下，使用圖式說明依本發明的液晶顯示裝置之一實施例。

#### 實施形態 1

（液晶顯示屏之等值電路）

（請先閱讀背面之注意事項再填寫本頁）

A7  
B7

## 五、發明說明 ( 11 )

第 2 圖係表示構成液晶顯示屏的透明基板中之一方之透明基板 ( TFT 基板 ) 側之等值電路的電路圖。同圖係電路圖，惟對應於實際之幾何上配置所描繪。

在第 2 圖之 TFT 基板 TFT - LCD 的液晶側之面，形成有向其 x 方向延伸且並設於 y 方向的開極信號線 ( 也稱為掃描信號線 ) GL，及絕緣於該開極信號線 GL，向 y 方向延伸且並設於 x 方向的汲極信號線 ( 也稱為影像信號線 ) DL 。

以開極信號線 GL 與汲極信號線 DL 所圍繞的矩形狀之領域係成為構像素領域，而在此等各像素領域具備；藉由來自一方之開極信號線 GL 之掃描信號 ( 電壓 ) 之供應而被導通的薄膜電晶體 TFT，及經由該被導通之薄膜電晶體 TFT 而施加從一方之汲極信號線所供應之影像信號 ( 電壓 ) 的像素電極 ITO 1 。

該像素電極 ITO 1 係例如由 Indium Tin Oxide 所形成的透明導電層所構成。

又，在該像素電極 ITO 1 與另一方之開極信號線 GL 之間具備附加電容元件 Cadd，構成在薄膜電晶體 TFT 被斷開時能長時間地儲存施加於像素電極 ITO 1 的影像信號。

在各像素電極 ITO 1 之部分附有 R, G, B 之任一記號，惟此等係表示顏色之三原色的紅，綠，藍，在各該像素領域成為能負擔對應之顏色。具體而言，成為形成有對應於與 TFT 基板 ( 第 1 透明基板 SUB 1 ) 對向地配

( 請先閱讀背面之注意事項再填寫本頁 )

A7  
B7

## 五、發明說明 ( 12 )

置的濾色基板 ( 第 2 透明基板 S U B 2 ) 側之顏色的濾色片。

在此等顯示屏，作為外設電路形成能連接有掃描信號線驅動電路部 104 及影像信號線驅動電路部 103 。

來自掃描信號線驅動電路部 104 係掃描信號依順序輸入於各閘極信號線，配合該定時，成為影像信號從影像信號線驅動電路部 103 輸入於各汲極信號線。

在掃描信號線驅動電路部 104 及影像信號線驅動電路部 103 連接有電源部 102 及控制部 101，由此，在各電路部成為施行電源供應，同時發送信號等。

在經由如此所構成的 TFT 基板 TFT 與液晶而對向配置之其他透明基板 ( 濾色基板 ) 之液晶側的面，去角像索領域之框以形成黑色矩陣層，能覆蓋像索領域，且其周邊能重疊於該黑色矩陣層 BM 上以形成濾色片。

經由也覆蓋此等黑色矩陣層及濾色層所形成的保護膜，形成有透明導電層所形成的共通電極。

又，在該共通電極之上面形成有規制上述液晶之配向的配向膜。

### ( 像素領域之構成 )

第 3 圖係表示對應於第 2 圖之虛線框 A 之像素領域之具體構成的平面圖。

又，將第 3 圖之 IV - IV 線的剖面圖表示於第 4 圖，將 V - V 線的剖面圖表示於第 5 圖，而將 VI - VI 線的剖面圖

( 請先閱讀背面之注意事項再填寫本頁 )

打

A7  
B7

五、發明說明 ( 13 )

表示於第 6 圖。

首先，在透明基板 S U B 1 之液晶側的面，形成有向其 X 方向延伸且並設於 y 方向的閘極信號線 G L 。

該閘極信號線 G L，係在例如鋁所構成之導電層 g 1 的表面，形成有氧化鋁膜 A O F (藉由陽極化成所形成) 之材料所構成。

在以該閘極信號線 G L 與下述之汲極信號線 D L 所圍繞的像素領域之大部分，形成有透明導電膜 (例如 I T O ) 所構成的像素領域 I T O 1 。

像素領域之圖式左下邊的閘極信號線 G L 上之一部分，係成為薄膜電晶體 T F T 之形成領域，在該領域，依順序疊層有例如 S i N 所構成之閘極絕緣膜 G I , i 型非晶質 S i 所構成之半導體層 A S ，及汲極電極 S D 2 以及源極電極 S D 1 所形成。

源極，汲極係本來藉由其間之偏壓極所決定，在該液晶顯示裝置之電路中，因其極性係動作中反轉，因此可瞭解源極與汲極係動作會更換。但是，在本發明之專利說明書中，將與像素電極 I T O 1 直接連接之一方的電極固定作為源極電極加以表現。

汲極電極 S D 2 及源極電極 S D 1 係成為與汲極信號線 D L 同時地形成。

亦即，汲極信號線 D L 係在其形成領域，藉由事先與薄膜電晶體 T F T 之閘極絕緣膜 G I ，半導體層 A S 之形成之同時所形成的絕緣膜 G 1 ，形成於半導體層 A S 上的

（請先閱讀背面之注意事項再填寫本頁）

A7

B7

## 五、發明說明 ( 14 )

例如鉻與鋁之依順序疊層體所形成（參照第5圖）。在汲極信號線 D L 之形成領域形成絕緣膜 G 1，半導體層 A S，乃在於減少例如汲極信號線 D L 之段差超越。

薄膜電晶體 T F T 之汲極電極 S D S 係與汲極信號線 D L 一體地形成，又，源極電極 S D 1 係與汲極電極 S D 2 僅距所定通道長度分量所形成，同時延伸在上述像素電極 I T O 1 之一部分而直接重疊所形成。

附加電容元件 C a d d 係如第6圖所示，將閘極信號線（與驅動薄膜電晶 T F T 之閘極信號線鄰接之其他閘極信號線） G L 作為一方之電極，並將與汲極信號線 D L 同時地形成之導電層 d 1 及與像素電極 I T O 1 同時地形成之導電層 d 1 相重疊的導電層 I T O 2 作為另一方之電極，而將介裝於其中間的絕緣膜之鋁之氧化膜 A O F（也可以為氮化矽膜 G 1）構成介質膜。

絕緣膜 G 1，及半導體層 A S，係與薄膜電晶體 T F T 之此等之形成可同時地形成。又，另一方之電極的導電層 d 1 係延伸於上述像素電極 I T O 1 之一部分並直接重疊所形成。

在如上所構成之像素領域的表面，連接有 S i N 所構成之保護膜 P S V 1，能避免液晶直接接觸於薄膜電晶體 T F T 之特性劣化。

又，在保護膜 P S V 1 之表面全領域，連接有用以規制液晶之配向的配向膜（未予圖示）。

（請先閱讀背面之注意事項再填寫本頁）

打

A7

B7

## 五、發明說明 ( 15 )

### ( TFT 之動作 )

第 15 圖係表示 TFT 主動矩陣液晶顯示裝置之單位像素之等值電路的圖式。

薄膜電晶體 TFT 係對於源極電極，將閘極電極藉由正之電壓施以偏壓成為導通狀態（源極與汲極間之電阻值變小），並將供應於閘極電極之偏壓藉由接近於零成為斷開狀態，亦即，具有源極與汲極間之電阻值變大的傳動特性。

在第 16 圖表示用以說明表示於第 15 圖之液晶顯示裝置之動作之一例的波形圖。

又，在第 16 圖表示之各信號 V G 、 V D 及像素 P I X 之電壓 P X V ，係藉由互相重疊此等能防止各波形之區別成為不明瞭，依信號 V G 、 V D 及 P X V 之順序錯開時間來描繪。

在結合於隨著掃描信號（閘極信號） V G 之高位準所選擇的閘極信號線 G i ( G L ) 的像素 P I X 實行從影像信號線 D L 所供應之影像信號（汲極信號） V D 之寫入。此時，像素 P I X 之電壓 P X V ，係如在第 16 圖以虛線所示，由於成為上述導通狀態的 TFT 具有電阻成分及像素 P I X 為電容性元件 C p i x ，因此，隨著此之時常數豎立。在第 16 圖，最初，表示將像素（或液晶格）成為較高色調之狀態的正位準的影像信號 V D 。隨著閘極信號線 G i + 1 ( G L ) 之選擇，表示於第 16 圖之掃描信號 V G 係從高位準之選擇位準成為低位準之非選擇位準。由

( 請先閱讀背面之注意事項再填寫本頁 )

打

A7  
B7

## 五、發明說明 ( 16 )

(請先閱讀背面之注意事項再填寫本頁)

此，因 TFT 係成爲斷開狀態，因此，上述被寫入之影像信號 V D，係被保持成作用作為電容性元件 Cpix 之像素 PIX。隨著從掃描信號 VG 之高位準轉換成低位準，像素之電壓 PVX 係藉由像素 PIX ( 或是在 TFT 之源極電極或汲極電極中連接於像素電極的電極。以下爲了說明之方便，作為源極電極加以處理 ) 及 TFT 之閘極電極間的寄生電容 Cgs 產生電壓降低成分  $\Delta V$ 。又，從掃描信號 VG 之低位準轉換成高位準，介經閘極與源極間之耦合器 Cgs 跳進像素 PIX 之電壓，係介經來自汲極信號線 X i ( DL ) 之影像信號 V D 之寫入而可加以抵消，惟從掃描信號 VG 之高位準轉換成低位準時，跳進像素 PIX 之電壓，係無法介經影像信號 V D 之寫入來抵消。

在第 16 圖，描繪該後一框之期間，供應有低色調位準之影像信號 V D。

一般，因液晶顯示裝置係實行交流驅動，因此，在掃描信號 VG 之每一周期，影像信號 V D 之極性係如正／負地轉換而被供應。

亦即，如第 16 圖所示，掃描信號 VG 再成爲高位準之選擇位準時，影像信號 V D 係成爲負極性之所期望的色調位準。又，在第 16 圖係表示成爲負極性之高色調位準之例子。在此時，由於成爲上述導通狀態之 TFT 具有電阻成分，及像素 PIX 為電容性元件 Cpix，因此，像素之電壓 PVX 係隨著此之時常數而下降。隨著下一閘極信號線 Gi + 1 ( 未予圖示 ) 之選擇，表示於第 16 圖之

A7

B7

## 五、發明說明 ( 17 )

掃描信 V G , 係從高位準之選擇位準成為低位準之非選擇位準。由此，由於 T F T 係成為斷開狀態，上述影像信號 V D 係被保持成作為電容性元件 C p i x 作用的像素 P I X 。

隨著從掃描信號 V G 之高位準轉換成低位準，像素之電壓 P X V 係藉由 T F T 之間極電極與源極電極間的寄生電容 C g s , 與上述同樣產生電位降低成分  $\Delta V$  。又，與正極性時同樣地，從掃描信號 V G 之低位準轉換成高位準，介經閘極與源極間之耦合器 C g s 跳進像素 P I X 之電壓，係介經來自汲極信號線 X i 之影像信號 V D 之寫而可加以抵消，惟從掃描 V G 之高位準轉換成低位準時，跳進像素 P I X 之電壓，係無法介經影像信號 V D 之寫入來抵消。因此，負極性時也與正極性同樣地介經閘極與源極間的耦合器 C g s , 跳進像素 P I X 之電壓係將像素之電壓 P X V 向負方向降低。

在第 16 圖，描繪該後一框之期間，供應有負極性之低色調位準之影像信號線 V D 。

如上所述，液晶交流驅動之正極性及負極性，當掃描信號 V G 從高位準轉換成低位準時，均藉由 T F T 之間極電極與源極電極間之寄生電容 C g s , 像素之電壓 P X V 係對於寫入時刻之影像信號 V D 之位準，如在第 16 圖以虛線所示，產生電位降低成分  $\Delta V$  。

因此，給與液晶顯示屏之共通電極 C O M 的偏壓電壓 V c o m , 係在第 16 圖以兩點鍵線所示，設定在上述像

(請先閱讀背面之注意事項再填寫本頁)

打

A7  
B7

## 五、發明說明 ( 18 )

素之電壓  $P_X V$  之正極性及負極性之間的實質上中間的位準（最適當之共通電極電壓）。亦即，在共通電極  $C O M$ ，介經給與考慮像素電壓  $P_X V$  之電位降低  $\Delta V$  的最適當之共通電極電壓，可實行液晶之實質上之交流驅動。

若給與共通電極  $C O M$  之偏壓電壓  $V_{com}$  從上述之最適當之共通電極電壓偏離時，則在液晶交流驅動之正極性與負極性之期間施加於液晶之電壓  $V_{lc}$  產生相差，而產生稱為閃爍之週期性的亮度變化，顯著地降低顯示畫質。

(請先閱讀背面之注意事項再填寫本頁)

### (保持電容元件之動作)

在第 15 圖中， $C_{gs}$  係形成在先前所述之薄膜電晶體  $TFT$  之間極電極與源極電極之間的寄生電容。寄生電容  $C_{gs}$  之介質係閘極電極與源極電極間的層間絕緣膜。 $C_{pix}$  係形成在透明像素電極  $PIX$  與共通透明像素電極  $C O M$  之間的液晶電容。液晶電容  $C_{pix}$  之介質膜係液晶及配向膜。 $V_{lc}$  係施加於液晶的電壓。

保持電容元件  $C_{add}$  係薄膜電晶體  $TFT$  被轉換時，能作用於減低對於像素電極電位  $P_X V$  之掃描信號的電位變化  $\Delta V_G$  之影響。將該樣子以式表示則成爲式 1。

$$\Delta V = \{C_{gs}/(C_{gs} + C_{ds1} + C_{ds2} + C_{add} + C_{pix})\} \times \Delta V_G \dots \dots \text{式 1}$$

在此， $\Delta V$  係以前所述的介經掃描信號之電位變化

A7

B7

## 五、發明說明 ( 19 )

△ V G 的像素電壓 P X V 之電位降低成分，該電壓降低成分△ V 係成爲施加於液晶之直流成分之原因，惟愈增大保持電容 C a d d，則愈可減少上述像素電壓 P X V 之電位降低成分△ V。又，保持電容元件 C a d d 係也具有增加放電時間的作用，可延長儲存薄膜電晶體 T F T 成爲斷開後之影像資訊，減低施加於液晶之直流成分，係可提高液晶之壽命，並可減低在轉換液晶顯示畫面時留在先前之畫像的所謂的燒痕。

又，第 15 圖及式 1 中，C d s 1 係薄膜電晶體之源極電極 S D 1 與汲極電極 S D 2 間的寄生電容，也是像素電極 P I X 與汲極信號線 D i 間的電容。

又，C d s 2 係表示像素電極 P I X 及鄰接於此的汲極信號線 D i + 1 間的寄生電容，C g d 係表示閘極電極與汲極電極間的寄生電容。

如第 3 圖所示，閘極電極 G L 係增大成能覆蓋 i 型半導體層 A S 之分量，會增加源極電極 S D 1 與汲極電極 S D 2 之重疊面積，因此，寄生電容 C g s 會增大，像素電極電位 P X V 係產生容易受到掃描信號 V G 之影響的反效果。但是，介經設置保持電容元件 C a d d，像素電極電位 P X V 具有不容易受到寄生電容 C g s 之影響的效果。

在本實施形態，由於像素之電容爲大約 150 fF，因此，保持電容元件 C a d d 之電容係考慮寫入特性，成爲大約 100 fF。由於寄生電容 C g s 為大約 15 fF

(請先閱讀背面之注意事項再填寫本頁)

打

A7  
B7

## 五、發明說明 ( 20 )

，因此，保持電容元件  $C_{add}$  之電容係成爲寄生電容  $C_{gs}$  之 6 倍以上。

又，在第 2 圖，第 3 圖及第 6 圖，例示介經經由絕緣膜重疊鄰接之像素之閘極信號線  $GL$  之一部分與像素電極  $ITO_1$ ，形成保持電容  $C_{add}$  的附加電容方式之例子，惟保持電容  $C_{add}$  係並不被限定於此者，如第 12 圖，第 13 圖及第 14 圖所示，與閘極信號線  $GL$  不同地設置電容線，並介經經由絕緣膜重疊電容線  $CL$  與像素電極  $ITO_1$ ，形成保持電容  $C_{add}$  之儲存電容方式也可以。在本實施例中，附加電容方式係具有可提高口徑比之優點，及增大閘極信號線  $GL$  之分佈電容的缺點。又，在本實施例中，儲存電容方式係具有可減小閘極信號線  $GL$  之分佈電容的優點，及口徑比降低設置電容線  $CL$  之分量及增加製程的缺點。

### （寄生電容 $C_{gs}$ 之偏差防止對策）

由於以往液晶顯示裝置之顯示領域係比 L0 型（對角 25.4 cm）小，因此，閘極電極與源極電極間之寄生電容  $C_{gs}$  之製造上之偏差係較少，而給與共通電壓  $COM$  之最適當共通電極電壓  $V_{com}$  係一義地決定。

還是，液晶顯示裝置之顯示領域成爲比 13 型（對角 34 cm）時，則寄生電容  $C_{gs}$  之製造上之偏差變大，給與共通電壓  $COM$  之最適當共通電極電壓  $V_{com}$  係在顯示領域之各部分有很大不同，成爲產生無法一義地決定

（請先閱讀背面之注意事項再填寫本頁）

打

A7

B7

## 五、發明說明 ( 21 )

### 的課題。

為了解決上述課題，在本實施例中，特別是，在上述薄膜電晶體 TFT 之源極電極 S D 1，如在其放大圖之第 1 圖所示，在與像素電極 I T O 1 連接部分而在從與閘極電極重疊部分至未重疊部分，其寬度形成比薄膜電晶體之通道寬度 W 小。

亦即，在同圖中，汲極電極 S D 2 係形成從汲極信號線 D L 在閘極信號線 G L 上沿著其行走方向延伸之後折彎指向像素電極 I T O 1 側。

此時，作為汲極電極 S D 2 實質上功能係指向至像素電極 I T O 1 側的折彎部，其長度係成為決定薄膜電晶體 TFT 之通道寬度 W 。

源極電極 S D 1 係配置成與該汲極電極 S D 2 之折彎部相對向且隔著相當於通道長度之分量，以該狀態延伸至像素電極 I T O 1 側俾能與該像素電極 I T O 1 之連接。

因此，與源極電極 S D 1 之汲極電極 S D 2 對向之邊的長度係成為上述頻道寬度。

直交於該源極 S D 1 之延伸方向的寬度 W 0 之長度形成比上述通道寬度 W 小。

如此構成之源極電極 S D 1 係在形成此時，即使形成產生向圖中 y 方向偏位時，該源極電極 S D 1 對於閘極信號線 G L 的重疊部之面積也不會有很大變化。此乃直交於源極電極 S D 1 之延伸方向的寬度 W 0 之長度形成較小所致。

(請先閱讀背面之注意事項再填寫本頁)

打

A7

B7

## 五、發明說明 ( 22 )

又，在圖中  $x$  方向產生偏時，該源極電極 S D 1 對於閘極信號線 G L 的重疊部之面積的變化係成爲完全沒有。

由此，即使在旋轉方向  $\theta$  產生偏位，該源極電極 S D 1 對於閘極信號線 G L 的重疊部之面積也不會有很大變化。

因此，各像素領域之薄膜電晶體 T F T，係成爲可將其閘極電極與源極電極之電容  $C_{g s}$  大約均勻地形成，而成爲可抑制閃爍之發生。

這種效果係並不是僅將汲極電極 S D 2 與源極電極 S D 1 之圖案藉由表示於第 1 圖者，當然也可以藉由例如第 7 ( a ) 圖至第 7 ( d ) 圖所示的各圖案同樣地得到。

此時，在上述之實施例中，源極電極 S D 1 係除了用以連接於像素電極 I T O 1 之延伸部，構成與汲極電極 S D 2 對稱關係者。

但是，如第 8 圖所示，當然也可將源極電極 S D 1 形成直接延伸至用以連接此之像素電極 I T O 1 相反方向延伸而超越閘極信號線 G L 者。

此時，爲了該源極電極 S D 1，避免與鄰接之像素領域之像素電極 I T O 1 相連接，而在該閘極信號線 G L 設於一部分切除 G L C，構成能超越該閘極信號線 G L。

換言之，與實質上未功能作爲電極之其他部分一體所形成之源極電極 S D 1，係形成能與閘極信號線 G L 交叉之狀態。

如此所構成之源極電極 S D 1 係在形成此時，即使例

( 請先閱讀背面之注意事項再填寫本頁 )

A7

B7

## 五、發明說明 ( 23 )

如圖中 x 方向，另外即使向 y 方向產生偏位所形成，該源極電極 S D 1 對於閘極信號線 G L 的重疊部之面積也完全不會有變化。

因此，各像素領域之薄膜電晶體 T F T 係成為可均勻地形成其閘極電極與源極電極之電容 C g s，成為可大幅度地抑制閃爍之發生。

在本實施例中，特別是，在沿著閘極信號線 G L 所排列的各該薄膜電晶體 T F T，其閘極電極（閘極信號線 G L ）與源極電極 S D 1 之間的電容 C g s：構成在閘極信號線之輸入端子側較小而在終端側較大。

亦即，第 9 ( a ) 圖係表示閘極信號線 G L 之輸入端子側的薄膜電晶體，而第 9 ( b ) 圖係表示閘極信號線 G L 之終端側的薄膜電晶體。

由第 9 ( a ) 圖及第 9 ( b ) 所示可知，藉由表示於第 9 ( b ) 圖的薄膜電晶體 T F T 之源極電極 S D 1 側的半導體層 A S 形成比表示於第 9 ( a ) 圖者較大（以符號 I 表示該過剩分量），形成終端側之薄膜電晶體 T F T 之閘極信號線 G L 與源極電極 S D 1 之間的電容 C g s 較大。

亦即，終端側之薄膜電晶體之源極電極近旁的半導體層 A S 與閘極信號線 G L 重疊之面積，比輸入端子側之薄膜電晶體之源極電極近旁的半導體層 A S 與閘極信號線 G L 重疊之面積大。

此時，從閘極信號線 G L 之輸入端子側至終端側的各

(請先閱讀背面之注意事項再填寫本頁)

訂

A7

B7

## 五、發明說明 ( 24 )

薄膜電晶體 T F T 之電容 C g s 係構成依順序變大，或是構成依順序地群化鄰接之複數各薄膜電晶體，並依順序地增大每一此等群也可以。

藉由如上所構成，依對於閘極信號線 G L 之掃描信號的波形失真的像素電極 I T O 1 向電位正方向的移位，以依存於跳進電壓之上述電容 C g s 的像素電極 I T O 1 向電位負方向的移位被相殺，而可將施加於閘極信號線 G L 之輸入端子側與終端側之各液晶的電壓成為相等。

所以，可抑制依亮度變化的畫面之閃爍。

一般，液晶屏之一線的寫入時間，係以來自掃描信號線驅動電路部（參照第 2 ( A ) 圖之記號 104 ）之「 T F T 導通信號」之寬度所決定之時間內完成。

然而， T F T 導通信號係藉由水平掃描頻率，其寬度一義地決定的矩形脈衝，一般在矩形脈衝，由於其上昇或下降之電流變化分量 (  $d i / d t$  ) 較大，因此，容易受到信號路徑中之時常數之影響，因實際之上昇或下降波形成為沿著時常數曲線的曲線性波形（以下，將該曲線性波形稱為「波形失真」，而曲率大之波形稱為「波形失真大」），而且因其波形失真係愈接近信號路徑之終端愈大，因此，上述像素電壓 P X V 之電位降低成分  $\Delta V$  係愈至掃描信號線之終端愈少，結果，終端側之像素電壓（源極電極電壓）對於掃描信號線之輸入端子側較高。

這種問題點，特別是，在增大像素數時，或增大畫面尺寸（特別是掃描線方向的尺寸）時較顯著。

（請先閱讀背面之注意事項再填寫本頁）

訂

A7

B7

## 五、發明說明 ( 25 )

第 1 5 圖之分佈電容 (  $C_{g s}$  ,  $C_{a d d}$  ,  $C_{g d}$  )  
與像素數或畫面尺寸在比例上變較大。

以下，具體地說明上述問題點。

第 1 7 圖係表示液晶顯示屏之一線分量的等值電路。  
在該圖中，G T M 係 T F T 導通信號之輸入端子（亦即，  
連接於第 2 圖之掃描信號線驅動電路 104 之輸出的端子  
），該端子 G T M 係經掃描信號線驅動電路 104 與液晶  
顯示屏之間的配線 11，而被連接於液晶顯示屏之閘極信  
號線 G L 。R 11 及 C 11 係分別表示配線 11 之電阻成  
分與電容成分。閘極信號線 G L 係等值於像素單位，而各  
像素之 R 12 及 C 12 係分別表示各像素之電阻分量與電  
容分量（也稱為分佈電容，相當於  $C_{g s} + C_{a d d} +$   
 $C_{g d}$  ）。

現在注重於閘極信號線 G L 之兩點 a , c，考量在各  
該點之 T F T 導通信號之波形失真。a 係最接近於端子  
G T M 之點。將該點 a 之 T F T 導通信號方便上作為  
V G a 。c 係從端子 G T M 最遠之（換言之，為掃描信號  
之終端之）點。將該點 c 之 T F T 導通信號方便上稱為  
V G c 。

第 1 8 ( a ) 圖係表示端子側，第 1 8 ( b ) 圖係表  
示中央側，而第 1 8 ( c ) 圖係表示終端側之 T F T 之驅  
動波形的圖式。任何信號 V C a , V G c 均在分配於一水  
平掃描期間內的所定寫入期間 T X 從上昇至下降變化之矩  
形脈衝。信號 V G a 之波形失真係藉由 R 11 與 C 11 之

( 請先閱讀背面之注意事項再填寫本頁 )

訂

A7  
B7

## 五、發明說明 ( 26 )

時常數所產生之微少者，惟信號  $V_{Gc}$  之波形失真係除了該  $R_{11}$  與  $C_{11}$  之時常數外，又包括一線之像素數之  $R_{12}$  與  $C_{12}$  的時常數所產生之較大者。因此，信號  $V_{Gc}$  之下降  $t_{fr}$  比信號  $V_{Ga}$  之下降  $t_{f1}$  相當延遲。延遲之程度係像素數愈多，或畫面尺寸愈大則愈顯著。乃增大上述之分佈電容（亦即  $C_{12}$ ）所致。

亦即，成為  $t_{fr} > t_{f1}$  之關係，其相差係主要依存於上述分佈電容之大小。

因此，由先前所說明之式 1 之關係，端子側之像素電壓的降低成分  $\Delta V_1$  係成為比終端側像素電壓的降低成分  $\Delta V_{fr}$  大。

以往，因單位像素之寄生電容  $C_{gs}$ ， $C_{ds1}$ ， $C_{ds2}$  及保持電容  $C_{add}$  係成為相等於像素電極之驅動條件，因此，常識上設計成顯示領域之任何場所均成為一定。故在以往技術，先前所述之最適當共通電極之電壓  $V_{com}$  實際上係在開極信號線  $GL$  之端子側與終端側不相同。

但是以往係顯示畫面之尺寸比 10 型（縱 15 cm，橫 21 cm）小，且開極信號線  $GL$  也不長（21 cm 以下），因此在輸入端子側之像素與終端側之像素之間，像素電極之電位降低成分  $\Delta V$  之相差係可忽視之小，在液晶顯示裝置之驅動界限（特別是，最適當共通電極電壓  $V_{com}$  之界限）上有餘量，故無法認識本發明之課題。

因此，在以往技術中，一線之像素數較多時，或顯示

(請先閱讀背面之注意事項再填寫本頁)

訂

A7  
B7

## 五、發明說明 ( 27 )

領域之閘極信號線方向之長度變長時（至少在閘極信號線之長度為 27 cm 以上的液晶顯示裝置），對於顯示領域之全像素成為無法將給與共通電極之電壓成為最適當者。

為了解決上述課題，在上述實施例，係藉將薄膜電晶體 TFT 之源極電極 SD 1 側之半導體層 AS 之大小形成不同，而將其電容 Cgs 成為不同者。

又，在上述實施例，由於在薄膜電晶體 TFT 之通道形成領域（源極電極 SD 1 與汲極電極 SD 2 之間的領域）以外之部分，將半導體層 AS 之大小形成不相同，因此，在輸入端子側與終端側變更閘極與源極間電容 Cgs，而不變更 TFT 之尺寸（具體而言，通道長度 l 及通道寬度 w ）下，容易設計液晶顯示裝置。

又，由式 1 可知，將像素電極之電位降低成分  $\Delta V$  調整成在各像素間相差減少的方法，係如上述實施例，並不被限定於調整閘極與源極間電容 Cgs 的方法，或是調整保持電容元件 Caddd 之方法，調整液晶電容 Cpix (具體而言，為像素電極 ITO 1 之面積或像素電極 ITO 1 與共通電極 COM (未予圖示) 間的距離) 之方法，或調整源極與汲極間電容 Cdds 1 之方法，或是調整像素電極 ITO 1 及與此鄰接之汲極信號線 DL 間之寄生電容 Cdds 2 的方法也可以。

但是，調整閘極與源極間電容 Cgs 的上述實施例者，式 1 之分子僅由閘極與源極間電容 Cgs 所構成可知，以較少之閘極與源極間電容 Cgs 之變化量，用較廣動態

(請先閱讀背面之注意事項再填寫本頁)

訂

A7  
B7

## 五、發明說明 ( 28 )

等級可調整像素電極之電位降低成分  $\Delta V$ 。如此在上述實例，由於用以變化閘極與源極間電容  $C_{g s}$  的空間較少就可以，因此，可增大像素之口徑比。

又，組合閘極與源極間電容  $C_{g s}$ ，保持電容元件  $C_{add}$ ，液晶顯示電容  $C_{pix}$ ，源極與汲極電容  $C_{ds1}$  及像素電極汲極信號線間電容  $C_{ds2}$  加以調整，即可以更廣動態等級調整像素電極的電位降低成分  $\Delta V$ 。

又，介經保持電容元件  $C_{add}$ ，液晶電容  $C_{pix}$ ，源極或汲極電容  $C_{ds1}$  或像素電極汲極信號線間電容  $C_{ds2}$ ，來調整像素電極之電位降低成分  $\Delta V$  時，由此等電容構成式 1 之分母即可明瞭，在掃描信號驅動波形之失真變大的終端側的像素側的像素 c 來減少此等電容，而以掃描信號驅動波形之失真較少的輸入端側的像素 a 來增大此等電容。

又，調整閘極與源極間電容  $C_{g s}$  之方法係並不被限定於調整與半導體層 A S 之閘極信號線 G L 的重疊面積者，如第 10 圖所示，對於閘極信號線 G L 之源極電極 S D 1 的重疊領域之該閘極信號線 G L 構成延伸如圖示之突起部 G L P，且該突起部 G L P 之面積係閘極信號線 G L 之輸入端子側較小且在終端側較大地形成也可得到同樣之效果。

又，如第 11 圖所示，當然也可以藉由變更該閘極信號線 G L 之寬度方向的長度將源極電極 S D 1 對於閘極信

(請先閱讀背面之注意事項再填寫本頁)

打

A7

B7

## 五、發明說明 ( 29 )

號線 G L 的重疊領域形成不同。

亦即，將沿著閘極信號線 G L 排列的各像素領域，在互相鄰接之複數之每一像素領域成為群化，並將該各群化之像素領域的閘極信號線 G L 形成從其輸入端子側至終端側依順序擴充（擴充與源極電極 S D 1 之像素電極 I T O 1 連接之一邊的寬度）構成。

又，如第 1 2 圖，第 1 3 圖及第 1 4 圖所示，在保持電容 C a d d 採用儲存電容方式的液晶顯示裝置時，藉由從輸入端子側至終端側依順序擴充像素電極 I T O 1 與電容線 C L 之重疊面積的構成，也可調整像素電極之電位降低成分  $\Delta V$ 。在第 1 3 圖及第 1 4 圖所示之實施例，介經調整電容線 C L 之寬度 w 3，來調整電位降低成分  $\Delta V$ 。

由於儲存電容方式之液晶顯示裝置係閘極信號線 G L 之分佈電容較少，因此，具有可減少掃描信號 V G 之波形失真的影響。但是，在儲存電容方式之液晶顯示裝置，也如上述實施例，調整閘極與源極間電容 C g s 或保持電容 C a d d，介經減小輸入端子側與終端側之電位降低成分  $\Delta V$  之相差，由於可將掃描信號 V G 之波形失真的影響成為完全沒有，因此，可實現具有最大級之顯示畫面的液晶顯示裝置。

又，輸入於閘極信號線 G L 之信號線波形的失真，係從輸入端愈至終端，單調地增加。

第 1 7 圖之 b 部係表示閘極信號線（掃描信號線） G L 之中央部，而將其部分之 T F T 驅動波形表面於第

〔請先閱讀背面之注意事項再填寫本頁〕

訂

A7  
B7

## 五、發明說明 ( 30 )

18 ( b ) 圖・第 18 ( a ) 圖係表示於第 17 圖之 ( a ) 之輸入端子側的 T F T 驅動波形，而第 18 ( c ) 圖係表示於第 17 圖之 c 之終端側之 T F T 驅動波形。比較第 18 ( a ) 圖・第 18 ( b ) 圖及第 18 ( c ) 圖即可知，中央部之掃描信號 V G b 之下降時間  $t_f$  係在輸入端子側之下降時間  $t_{f1}$  與終端側之下降時間  $t_{fr}$  之中間。亦即，具有  $t_{f1} < t_f < t_{fr}$  之關係。因此，在設計成寄生電容在所有像素成為同等的以往之液晶顯示裝置，中央部之像素電極之電位降低成分  $\Delta V$ ，係在輸入端子側之電位降低成分  $\Delta V_1$  與輸出端子側之電位降低成分  $\Delta V_r$  之間。亦即具有  $\Delta V_1 > \Delta V > \Delta V_r$  之關係。

因此，對應於閘極信號線 G L 之中央部分的像素電極 I T O 對於電壓正方向之移位量，係比對應於閘極信號線 G L 之輸入端的像素電極 I T O 多，而比對應於閘極信號線 G L 之終端的像素電極 I T O 少。

因此，介經將連接於閘極信號線 G L 之中央部分的薄膜電晶體 T F T 之閘極電極與源極電極 S D 1 之間的電容  $C_{gs}$ ，形成比連接於閘極信號線 G L 之輸入端的薄膜電晶體 T F T 之電容  $C_{gs}$  大，而比連接於閘極信號線 G L 之終端的薄膜電晶體 T F T 之電容  $C_{gs}$  小，可將跳進輸入端及終端之像素電極 I T O 與中央部之像素電極 I T O 的閘極信號之洩漏成分成為均勻，而最適當之共通電極電壓在輸入端及終端之像素之像素與中央部之像素不會不相同，因此在顯示領域之中央部不會發生閃爍。

( 請先閱讀背面之注意事項再填寫本頁 )

打

A7  
B7

## 五、發明說明 ( 31 )

又，在此閘極信號線之輸入端及終端的像素電極 ITO 係在貢獻於顯示之像素電極 ITO 1 被議論，而除外考量對於以遮光膜被遮光的像素電極 ITO 1 或未完成之像素的像素電極等之顯示上未貢獻的像素電極 ITO 1 乃妥當；當然這些與閃爍無關係者。

但是，在閘極信號線之輸入端及終端的像素電極 ITO 1，若對應於被遮光之像素電極 ITO 1 之像素，採用終端側之薄膜電晶體 TFT 之電容 Cgs 比輸入端側之薄膜電晶體 TFT 之電容 Cgs 大之構成，具有直流成分不會施加於液晶，而可提高液晶之壽命的效果。

在本實施例，說明施以依輸入於閘極信號線 GL 之掃描信號之波形失真的閃爍防止對策，及依曝光裝置之光學系統之失真的源極電極 SD 1 之偏位的閃爍防止對策的液晶顯示裝置者，惟當然構成施以這些各防止對策中之任何一方均可以。

但是在實行依源極電極 SD 1 之偏位的閃爍防止對策的液晶顯示裝置，介經實行依輸入於閘極信號線 GL 之掃描信號之波形失真的閃爍防止對策，可用高精度調整像素電極的電位降低成分  $\Delta V$ ，即使將顯示領域放大至最大級，也可以充分地確保液晶顯示屏之驅動界限（特別是，共通電極電壓 Vcom 之界限）。

### （透明基板 SUB 1 之製造方法）

以下，參照第 19 圖至第 21 圖說明表示於第 3 圖的

(請先閱請背面之注意事項再填寫本頁)

訂

A7  
B7

## 五、發明說明 ( 32 )

液晶顯示裝置之第 1 透明絕緣基板 ( 薄膜電晶體基板 )

S U B 1 側的製造方法。又，在同圖中，中央之文字係表示工程名稱之略稱，左邊係表示薄膜電晶體 T F T ( IV - IV 切剖線 )，右邊係表示保持電容 C a d d ( VI - VI 切剖線 ) 之剖面形狀觀看的加工流程。除了工程 B 及 D 外，工程 A 至 G 之工程係對應於各光處理所區分者，各該工程之切剖圖均表示完成光處理後之加工，且除去光阻劑之階段。又，上述光處理係表示在本說明為從光阻劑之塗佈經使用光罩之選擇曝曬，並顯像此為止的一連串作業者，避免重複說明。以下依照所區分之工程加以說明。

( 請先閱讀背面之法律事項再填寫本頁 )

### 工程 A，第 1 9 圖

在 7 0 5 9 玻璃 ( 商品名稱 ) 所構成的第 1 透明絕緣基板 S U B 1 之兩面介經浸漬處理設置氧化矽膜 S I O 之後，實行 5 0 0 °C，6 0 分鐘之烘烤。又，該 S I O 膜係形成用以緩和透明絕緣膜 S U B 1 之表面凹凸所形成，惟凹凸過少時，為可省略之工程。介經濺射設置膜厚為 2 8 0 0 Å 之 A 1 - T a ， A 1 - T i - T a ， A 1 - P d 等所構成的第 1 導電膜 g 1 。經光處理後，以磷酸與硝酸及水醋酸之混酸液選擇性蝕刻第 1 導電膜 g 1 。

經濟部中央標準局員工消費合作社印製

### 工程 B，第 1 9 圖

剛施以光阻後 ( 形成上述之陽極氧化圖案後 )，在將介經氯水調整 3 % 酒石酸成為 p H 6 . 2 5 ± 0 . 0 5 之

本紙張尺寸適用中國國家標準 ( CNS ) A4 規格 ( 210 × 297 公釐 )

A7

B7

### 五、發明說明 ( 33 )

溶液以乙二酸液稀釋成 1 : 9 之液所形成之陽極氧化液中浸漬基板 S U B 1 , 形成電流密度調整成 0 . 5 mA / cm<sup>2</sup> ( 定電流形成 ) 。之後 , 實行陽極氧化直到能得到所定之 Al<sub>2</sub>O<sub>3</sub> 膜厚所必需的形成電壓 125 V 為止的陽極氧化 ( 陽極形成 ) 。然後 , 在該狀態下保持數十分鐘較理想 ( 形成定電壓 ) 。此乃為了得到均勻之 Al<sub>2</sub>O<sub>3</sub> 膜上極重要 , 由此 , 導電膜 g 1 被陽極氧化 , 在掃描信號線 ( 閘極線 ) G L 上及側面自動對準地形成有膜厚 1800 Å 之陽極氧化膜 A O F , 而成為薄膜電晶體 T F T 之間極絕緣膜之一部分 。

( 請先閱讀背面之注意事項再填寫本頁 )

### 工程 C , 第 19 圖

介經濺射設置膜厚 1400 Å 之 I T O 膜所形成的導電膜 I T O 。光處理後 , 以硝酸與磷酸之混酸液作為蝕刻液介經選擇性地蝕刻導電膜 I T O , 形成保持電容 C a d d 之其中一方的電極及透明像素電極 I T O 1 。

### 工程 D , 第 20 圖

在電漿 C V D 裝置導入氮氣體 , 砂烷氣體 , 氢氣體 , 設置膜厚 2000 Å 之氮化矽膜 , 在電漿 C V D 裝置導入矽烷氣體 , 氢氣體 , 設置膜厚 2000 Å 之 i 型非晶質 S i 膜之後 , 在電漿 C V D 裝置導入氬氣體 , 磷氣體 , 設置 300 Å 之 N + 型非晶質 S i 膜 d 0 ) 。該成膜係在相同 C V D 裝置變更反應室連續地實行 。

經濟部中央標準局  
消費合作社印製

本紙張尺度適用中國國家標準 (CNS) A4 規格 (210×297公釐)

A7

B7

## 五、發明說明 ( 34 )

### 工程 E，第 20 圖

光處理後，作為乾蝕刻氣體使用  $S F 6$ ， $B C 1$ ，實行蝕刻  $N +$  型非晶質  $S i$  膜  $d 0$ ，及  $i$  型非晶質  $S i$  膜  $A S$ 。之後使用  $S F 6$  實行蝕刻氮化  $S i$  膜  $G I$ 。當然也可以用  $S F 6$  氣體連續蝕刻  $N +$  型非晶質  $S i$  膜  $d 0$ ， $i$  型非晶質  $S i$  膜  $A S$  及氮化  $S i$  膜  $G I$ 。

如此介經以  $S F 6$  作為主成分之氣體連續地蝕刻至層之  $C V D$  膜，可將  $i$  型非晶質  $S i$  膜  $A S$  及氮化  $S i$  膜  $G I$  之側壁加工成推拔形狀。因上述推拔形狀，即使源極電極  $S D 1$  形成在其上部，也顯著地降低斷線的機率。 $N +$  型非晶質  $S i$  膜  $d 0$  之推拔角度接近 90 度，惟因厚度薄至  $300 \text{ \AA}$ ，故在該段落差之斷線機率極小。因此， $N +$  型非晶質  $S i$  膜  $d 0$ ， $i$  型非晶質  $S i$  膜  $A S$ ，氮化  $S i$  膜  $G I$  之平面圖案係嚴格地說並不是相同圖案，而是斷面成為順推拔形狀，因此，依  $N +$  型非晶質  $S i$  膜  $d 0$ ， $i$  型非晶質  $S i$  膜  $A S$ ，氮化膜  $G I$  之順序成為大圖案。

### 工程 F，第 21 圖

介經濺射設置膜厚  $600 \text{ \AA}$  之  $C r$  所形成之第 1 導電膜  $d 1$ 。光處理後，以硝酸第 2 鈰溶液鍍蝕刻第 1 導電膜  $d 1$ ，形成汲極信號線  $D L$ ，源極電極  $S D 1$ ，及汲極電極  $S D 2$ 。

在本實施例，如工程 E 所示，由於  $N +$  型非晶質  $S i$

( 請先閱讀背面之注意事項再填寫本頁 )

A7  
B7

### 五、發明說明 ( 35 )

膜 d 0 , i 型非晶質 S i 膜 A S , 氮化 S i 膜 G I 成為順推拔 , 因此 , 僅以第 1 導電膜 d 1 形成源極電極 S D 1 , 也不會使源極電極 S D 1 成為斷線 。

之後 , 在乾蝕刻裝置導入 S F 6 , B C 1 而介經蝕刻 N + 型非晶質 S i 膜 d 0 , 俾選擇性地除去源極與汲極間的 N + 型半導體層 d 0 。

#### 工程 G , 第 21 圖

在電漿 C V D 裝置導入氯氣體 , 砂烷氣體 , 氮氣體 , 設置膜厚 0 . 6  $\mu$ m 之氮化 S i 膜 , 經光處理後 , 作為乾蝕刻氣體使用 S F 6 而介經蝕刻 , 形成保護膜 P S V 1 。作為保護膜 , 不僅在 C V D 所形成之 S i N 膜 , 也可以使用有機材料者 。

#### ( 光罩之設計 )

第 1 基板 S U B 1 之各層的圖案係介經光刻法所形成

第 22 ( a ) 圖係表示圖案形成方法之一例的圖式 。

M S K 1 係用以複印至基板之圖案 P A T 所形成的光罩 。M S K 1 係一個 , 形成有液晶顯示屏之一層的全圖案 。

S U B 1 係光阻劑塗佈於正面的基板 , 在第 22 ( a ) 圖之例子 , 係表示在一片基板 S U B 1 形成一個液晶顯示屏之圖案的例子 , 但是 , 在一片母玻璃基板形成複數液

( 請先閱讀背面之注意事項再填寫本頁 )

A7  
B7

## 五、發明說明 ( 36 )

晶顯示屏之圖案也可以。

在光罩設有對準標記 A L M，介經對準設於基板之對準標記 A L M 與光罩之對準標記 A L M，實行第 1 基板 S U B 1 之各層間的對準。

在水銀燈等光源 L I T 所發生之紫外線等之光，係在透鏡光學系 L E N 被加工成均勻之面光源後，被送至反射鏡 M I R 。

被送至反射鏡 M I R 之光係向狹縫 S L T 反射，而經狹縫 S L T 之光係成為線狀之光來照射光罩 M S K 1 。

透過光罩 M S K 1 之線狀光係碰到基板 S U B 1 上而感光光阻劑。

此時，僅照到光之 e 部分，光罩 M S K 1 之圖案 P A T 被複印在基板 S U B 1 上。

在表示於第 22 ( a ) 圖之箭印方向，對於基板及光罩，介經相對地移動狹縫 S L T 或反射鏡 M I R，光罩 M S K 1 之圖案 P A T 作為基板 S U B 1 之圖案 P A T 被轉印。

第 22 ( b ) 圖係表示以表示於第 22 ( a ) 圖之方法所使用的光罩 M S K 1 之圖案 P A T 的例子者。

以表示於第 9 圖之實施例為基礎加以說明時，表示於第 22 ( b ) 圖之光罩 M S K 係形成有半導體層 A S 之圖案。

閘極信號線 G L 之延伸方向係 X 時，則第 22 ( b ) 圖之 a 係表示輸入端子側的半導體層 A S 之圖案，而 b 係

(請先閱讀背面之注意事項再填寫本頁)

A7

B7

## 五、發明說明 ( 37 )

表示終端側的半導體層 A S 之圖案。第 22 ( b ) 圖之 I 部分，係用以調整先前所述之閘極與源極間電容 C g s 的圖案。

在表示於第 22 ( a ) 圖及第 22 ( b ) 圖的一光罩 M S K 1 形成液晶顯示屏之一層的全圖案，而依照圖案形成基板 S U B 1 之所期望之層（例如半導體層 A S ）之方法，在相同曝光條件下，由於可形成輸入端子側與終端側之圖案，因此，以高精度可形成用以調整像素電極之電位降低成分  $\Delta V$  的圖案 I 。

故可精度優異地控制電位降低成分  $\Delta V$ ，而可提高液晶顯示屏時的界限（特別是共通電極電壓 V c o m 之界限）。

又，如第 22 ( a ) 圖所示，在形成基板 S U B 1 上之圖案 P A T 時，由於移動反射鏡 M I R 或狹縫 S L T 並施以曝光，因此，介經機械上之部分的精度，在基板上之圖案 P A T 會產生歪斜。

但是，介經直交於以第 7 ( a ) 圖至第 7 ( d ) 圖及第 8 圖所示之源極電極 S D 1 之延伸方向的寬度 w 0 之長度形成比上述通道寬度 w 小之構成，因依源極電極 S D 1 與閘極信號線 G L 對準偏離的閘極與源極間電容 C g s 之變動變少，因此，可減小曝光工程之歪斜的影響。

第 23 ( a ) 圖係表示在第 1 基板 S U B 1 形成圖案之方法的其他例者。

與第 22 ( a ) 圖不同點，係將基板 S U B 1 上之圖

( 請先閱讀背面之注意事項再填寫本頁 )

訂

A7

B7

## 五、發明說明 ( 38 )

案 P A T 分成複數之塊圖案 P A T i , P A T ii , P A T iii , P A T iv , 而在每一各塊使用一枚光罩 M S K i , M S K ii , M S K iii , M S K iv 者。

第 23 ( b ) 圖係表示在表示於第 23 ( a ) 圖之方法的複數光罩 M S K i , M S K ii , M S K iii , M S K iv 的圖案的例子者。

以表示於第 9 圖之實施例為基礎加以說明時，第 23 ( b ) 圖係表示半導體層 A S 之光罩之例子。閘極信號線 G L 之延伸方向係 X 時，則光罩 M S K i , M S K iv 係表示輸入端子側之光罩，而光罩 M S K ii , M S K iii 係表示終端側之光罩。又，表示於第 23 ( b ) 圖之 a 係表示輸入端子側的半導體層 A S 之圖案，而 b 係表示終端側的半導體層 A S 之圖案。第 23 ( b ) 圖之 I 部分，係用以調整先前所述之閘極與源極間電容 C g s 的圖案。

其他，未特別地說明之點係與表示於先前所述之第 22 ( a ) 圖及第 22 ( b ) 圖之實施例相同。

依照表示於第 23 ( a ) 圖之實施例，由於介經複數光罩 M S K i , M S K ii , M S K iii , M S K iv 形成一具液晶顯示裝置之一個層的圖案 P A T ' ，因此，可製作顯示畫面的大液晶顯示裝置。

但是，在如第 23 ( a ) 圖所示之實施例中，在輸入端子側與終端側，由於必須以不同之光罩形成調整電位降低成分  $\Delta V$  的圖案 I ，因此，很難以高精度來調整電位降低成分  $\Delta V$  。

( 請先閱讀背面之注意事項再填寫本頁 )

A7  
B7

## 五、發明說明 ( 39 )

又，在表示於第 2.3 ( a ) 圖之實施例，由於在基板 S U B 1 之各塊圖案 P A T i ' , P A T ii ' , P A T iii ' , P A T iv ' 之間的境界領域，重複曝光複數次，因此，圖案比其他部分更細小。

因此，在避開複數次曝光之部分的部分，必須設置調整電位降低成分  $\Delta V$  的圖案 1 。

對此，由於表示於第 2.2 ( a ) 圖之實施例，係以一枚光罩 M S K 1 形成液晶顯示裝置之一層的圖案 P A T ' ，因此，無境界領域地，用以設置調整電位降低成分  $\Delta V$  之圖案 1 的限制較少。

但是，欲製造具有最大級之顯示領域的液晶顯示裝置時，若未考慮調整電位降低成分  $\Delta V$  的圖案 1 之精度，則表示於第 2.3 ( a ) 圖之實施例者較適合。

表示於上述之第 2.2 ( a ) 圖，第 2.2 ( b ) 圖或第 2.3 ( a ) 圖及第 2.3 ( b ) 圖所示的圖案之形成方法，係表示在半導體層 A S ，設置調整電位降低成分  $\Delta V$  的圖案 1 之例子，惟在其他層設置調整電位降低成分  $\Delta V$  的圖案 1 也可以。

例如在表示於第 1.1 圖及第 1.1 圖之實施例中，在形成閻極信號線 G L 之工程（第 1 光）之光罩，使用表示於第 2.2 ( a ) 圖，第 2.2 ( b ) 圖或第 2.3 ( a ) 圖，第 2.3 ( b ) 圖的圖案形成方向也可以。又，在形成源極電極 S D 1 的工程（第 1 光）所用的光罩，使用表示於第 2.2 ( a ) 圖，第 2.2 ( b ) 圖或第 2.3 ( a ) ，第 2.3

( 請先閱讀背面之注意事項再填寫本頁 )

訂

A7  
B7

## 五、發明說明 ( 40 )

( b ) 圖所示之圖案的形成方法也可以。

( 在兩端驅動閘極信號線 G L 之情形 )

第 24 圖係表示為了減低掃描信號線驅動波形 V G 的波形失真，在閘極信號線 G L 之左右兩端設置掃描信號線驅動電路部 104 之例子的液晶顯示裝置的等值電路。在表示於第 24 圖的構成的液晶顯示裝置中，閘極信號線 G L 之終端係沒有存在。

但是，在表示於第 24 圖之構成的液晶顯示裝置，距兩件掃描信號線驅動電路部 104 較遠的中央部之像素 B 的掃描信號線 V G 之波形失真，比距兩件掃描信號驅動電路部 104 較近側的像素 A，C 的掃描信號 V G 之波形失真大。

因此，在表示於第 24 圖之兩側驅動的液晶顯示裝置，介經將距輸入端子較遠側之像素 B 的閘極與源極間電容 C g s，構成比接近於輸入端子側之像素 A，C 的閘極與源極間電容 C g s 較大即可減小依掃描信號 V G 之波形失真的像素電極之電位降低成分  $\Delta V$  之相差。

具體的閘極與源極間電容 C g s 之調整方法係如表示於第 9 圖，第 10 圖及第 11 圖之實施例。

又，在表示於第 24 圖之兩側驅動的液晶顯示裝置，減小像素電極之電位降低成分  $\Delta V$  之相差的方法，係並不被限定於調整閘極與源極間電容 C g s 者，而調整保持電容 C a d d，液晶電容 C p i x，源極與汲極間電容

( 請先閱讀背面之注意事項再填寫本頁 )

訂

A7

B7

## 五、發明說明 ( 41 )

C d s 1 或像素電極與汲極信號線間電容 C d s 2 者也可  
以。

又，在本實施例表示依形成閘極電極，形成閘極絕緣  
膜，形體半導體層，形成源極及汲極電極之順序所形成的  
反參差構造的薄膜電晶體 T F T 。

但是，本發明係並不限定於使用反參差構造的薄膜電  
晶體的液晶顯示裝置者，而在使用經由閘極絕緣膜將閘極  
電極形成在半導體層上之正參差構造的薄膜電晶體 T F T  
的液晶顯示裝置也可適用本發明。

### 實施之形態 2

又，本發明係將所謂縱電場方式之液晶顯示裝置說明  
作為一實施例者。但是，在一方之透明基板的液晶側之面  
設置互相相對向的一對電極，而在此等各電極之間與該透明  
平板平行地產生電場的橫電場方式時，其情形也完全相  
同，故也可適用該橫電場方式之液晶顯示裝置。

第 25 圖係表示適用本發明的橫電場方式之主動矩陣  
方式彩色液晶顯示裝置之一像素與其周邊的平面圖。

第 26 圖係表示第 25 圖之 3-3 切剖線之剖面的圖  
式。如第 25 圖及第 26 圖所示，以液晶層 L C 為基準。  
在下部透明玻璃基板 S U B 1 側形成有薄膜電晶體 T F T  
，儲存電容 C s t g ，像素電極 P X 及對向電極 C O M 2  
，而在上部透明玻璃基板 S U B 2 側形成有濾色片 F 1 L  
，遮光用黑矩陣圖案 B M 。

(請先閱讀背面之注意事項再填寫本頁)

A7

B7

## 五、發明說明 ( 42 )

又，在透明玻璃基板 S U B 1，S U B 2 之各該內側（液晶 L C 側）之表面，設有控制液晶之初期配向的配向膜 O R 1 1，O R 1 2，而在透明玻璃基板 S U B 1，S U B 2 之各該外側的表面，設有偏光軸直交所配置的偏光板。

如第 25 圖所示，各像素係配置於閘極信號線（掃描信號線或水平信號線）G L，及對向電壓信號線（共通電極配線）C O H 1，及鄰接之兩條汲極信號線（影像信號線或垂直信號線）D L 之交叉領域內（四條信號線所圍繞的領域內）。各像素係包括薄膜電晶體 T F T，儲存電容 C s t g，像素電極 P X 及對向電極 C O M 2。閘極信號線 G L，對向電壓信號線 C O M 1 係在圖中向左右方向延伸，向上下方向配置複數支，汲極信號線 D L 係向上下方向延伸，並向上下方向配置複數支。像素電極 P X 係與薄膜電晶體 T F T 相連接，而對向電極 C O M 2 係與對向電壓信號線 C O M 1 成為一體。

在沿著汲極信號 D L 上下地鄰接的二像素，係在第 25 圖之 A 線折彎時，平面構成成為重疊之構成。此乃係以沿著汲極信號線 D L 上下地鄰接之二像素共通化對向電壓信號線 C O M 1，並介經放大對向電壓信號線 C O M 1 之電極寬度，而為了減低對向電壓信號線 C O M 1 之電阻。由此，將對向電壓從外部電路充分地供應至左右方向之各像素的對向電極 C O M 2 成為容易。

像素電極 P X 與對向電極 C O M 2 係互相地對向，介

（請先閱讀背面之注意事項再填寫本頁）

打

A7  
B7

## 五、發明說明 ( 43 )

經各像素電極 P X 與對向電極 C O M 2 之間的電場控制液晶 L C 之光學性狀態，俾控制顯示。像素電極 P X 與對向電極 C O M 2 係梳齒狀地構成，分別形成向圖之上下方向較細長之電極。

開極信號線 G L 係設定電極寬度使掃描電壓能充分地施加於終端側的像素之開極電極 G T，俾得到充足之電阻值。又，對向電壓信號線 C O M 1 也設定電極寬度使對向電壓能充分地施加於終端側的像素之對向電極 C O M 2 俾得到充足之電阻值。

在第 25 圖中，以記號 I 所示之部分，為調整像素電極之電位降低成分的部分。以記號 I 所示之部分係與像素電極 P X 一體地形成，介經經由開極信號線 G L 與絕緣膜 G I 相重疊，構成開極與源極間電容 C g s 。

因此，在表示於第 25 圖之實施例，係介經將開極與源極間電容調整圖案 I 與開極信號線 G L 之重疊部分的面積，在接近輸入端子側之像素形成較小，而在距輸入端子較遠側之像素形成較大，俾減少像素電極之電位降低成分  $\Delta V$  之像素間的相差。

橫電場方式之液晶顯示裝置係具有視角特性較廣之特徵。因此，在顯示領域較大之液晶顯示裝置，介經採用橫電場方式，即可解決因視角特性狹窄而無法看到畫面之一部的以往問題。

因此，介經在橫電場方式之液晶顯示裝置適用本發明，由於可減少依開極信號線 G L 變長所產生的驅動波形之

(請先閱讀背面之注意事項再填寫本頁)

打

A7  
B7

### 五、發明說明 ( 44 )

失真的影響，因此可實現具有最大級之顯示領域的液晶顯示裝置。

在橫電場方式之液晶顯示裝置，調整像素電極之電位降低成分  $\Delta V$  的方法，係也並不被限定於調整閘極與源極間電容  $C_{g_s}$  的方法，也可以調整保持電容  $C_{add}$ ，液晶電容  $C_{pix}$ ，源極與汲極間電容  $C_{dsi}$  或像素電極汲極信號線間電容  $C_{gs2}$  者。

(請先閱讀背面之注意事項再填寫本頁)

### 實施形態 3

以下，將調整閘極與源極間電容  $C_{g_s}$  的其他實施例表示於第 27 ( a ) 圖及第 27 ( b ) 圖。

第 27 ( a ) 圖及第 27 ( b ) 圖係表示將表示於第 3 圖之像素之平面圖的薄膜電晶體 TFT 近旁之部分的圖式。第 27 ( a ) 圖及第 27 ( b ) 圖未記載部分之構成係與表示於第 3 圖之像素構成相同。

第 27 ( a ) 圖係表示輸入端子側之像素的薄膜電晶體 TFT 之構成，而第 27 ( b ) 圖係表示距輸入端子較遠側的薄膜電晶體 TFT 之構成。

在本實施例，係將薄膜電晶體 TFT 之通道長度 1 之方向與閘極信號線 GL 之延伸方向垂直地配置。

在本實施例，係以設於半導體層 AS 的調整圖案 I 1，及設於源極電極 SP 1 的調整圖案 I 2 之兩部分，來調整閘極與源極間電容  $C_{g_s}$ ，俾減少像素電極之電位降低成分  $\Delta V$  之像素間的相差。因此，在本實施例，由於在狹

A7

B7

## 五、發明說明 ( 45 )

窄領域可設置調整圖案 I 1 及調整圖案 I 2，因此可提高像素之孔徑比。

又，如第 27 ( a ) 圖及第 27 ( b ) 圖所示，在本實施例，由於將設於源極電極 S D 1 之調整圖案 I 2，設置於隔著規定薄膜電晶體 T F T 之通道長度 l 及通道寬度 w 之部分，因此，介經在源極電極 S D 1 設置調整圖案 I 2，也不會改變薄膜電晶體 T F T 的驅動能力。

( 請先閱讀背面之注意事項再填寫本頁 )

### 實施形態 4

第 28 ( a ) 圖及第 28 ( b ) 圖係表示調整閘極與源極間電容 C g s 的其他實施例。

第 28 ( a ) 圖及第 28 ( b ) 圖也是表示將表示於第 3 圖之像素的平面圖的薄膜電晶體 T F T 之近旁部分的圖式。在第 28 ( a ) 圖及第 28 ( b ) 圖未記載部分之構成係與表示於第 3 圖之像素構成相同。

第 28 ( a ) 圖係表示輸入端子側之像素的薄膜電晶體 T F T 之構成，而第 28 ( b ) 圖係表示距輸入端子較遠側的薄膜電晶體 T F T 之構成。

在本實施例，係從閘極信號線 G L 分岐地設置薄膜電晶體 T F T 之閘極電極 G T 。

在本實施例，係在薄膜電晶體 T F T 之閘極電極 G T 與源極 S D 1 重疊部分，設置缺口圖案 I 3 來調整閘極與源極間電容 C g s，俾減少像素電極之電位降低成分  $\Delta V$  的像素間的相差。因此，在本實施例：係與在遮光性金屬

A7  
B7

## 五、發明說明 (46)

膜所構成之閘極電極 G T 設置突起之情形不相同，不會犧牲孔徑比。

介經設於表示於第 28 (a) 圖及第 28 (b) 圖之閘極電極 G T 的缺口圖案 1 3，為了減小依掃描信號之波形失真所產生的像素電極之電位降低成分  $\Delta V$  之相差，愈增加愈接近於輸入端子的像素之缺口圖案 2 3 之缺口量即可以。

在表示於第 28 (a) 圖及第 28 (b) 圖之本實施例，也由於將設於閘極電極 G T 之調整圖案 I 3，隔著薄膜電晶體 TFT 之通道長度 l 及通道寬度 w 之部分設置，因此介經在閘極電極 G T 設置調整圖案 I 3，也不會改變薄膜電晶體 TFT 之驅動能力。

(請先閱讀背面之注意事項再填寫本頁)

訂

### 實施形態 5

以下，說明在增大像素孔徑比之液晶顯示裝置，施加減小依掃描信號之波形失真的像素電極之電位降低成分  $\Delta V$  的相差之對策的實施例。

經濟部中央標準局員工消費合作社印製

#### ( 像素領域之構成 )

第 29 (a) 圖係表示對應於本實施例之第 2 圖之虛線框 A 之像素領域之具體性構成的平面圖。

將第 29 (a) 圖之 IV - IV 線的剖面圖表示於第 30 圖，並將 V - V 線的剖面圖表示於第 31 圖，又將 VI - VI 線的剖面圖表示於第 32 圖。

A7  
B7

## 五、發明說明 ( 47 )

液晶顯示屏係如第 3.0 圖所示，以液晶 L C 為基準，在第 1 透明基板 S U B 1 側形成有薄膜電晶體 T F T 及像素電極 I T O 1，在第 2 透明基板 S U B 2 側形成有濾色片 F I L，黑矩陣圖案（第 1 遮光膜） B M I 。

在第 3.0 圖中，P O L 1 係設於第 1 基板的第 1 偏光板，而 P O L 2 係設於第 2 基板的第 2 偏光板。

首先，在玻璃等所構成之第 1 透明基板 S U B 1 之液晶側的面，形成有向其 x 方向延伸並排設於 y 方向的閘極信號線 G L 。

該閘極信號線 G L，係由鉻，鋨，鉻與鋨之合金，鋨，鋨或鈦等所形成的導電膜 g 1 所構成。又，為了降低閘極信號線 G L 之配線電阻，使用上述之導電膜的疊層膜來構成閘極信號線 G L 也可以。又，在閘極信號線 G L 使用鋨時，為了避免金屬鬚之突起，使用添加少量鉻，鈦或鋁等金屬之合金也可以。

在由該閘極信號線 G L 與下述之汲極信號線 D L 所圍繞之像素領域的大部分，形成有透明導電膜（例 I T O ）所構成的像素電極 I T O 1 。

像素領域之圓式下方的閘極信號線 G L 上之一部分係成為薄膜電晶體 T F T 之形成領域。薄膜電晶體 T F T，係例如依 S i N 所構成之閘極絕緣膜 G I，i 型非晶質 S i 所構成之半導體層 A S，包括不純物之非晶質 S i 所構成的半導體層 d 0，汲極電極 S D 2 及源極電極 S D 1 順序疊層所形成。

（請先閱讀背面之注意事項再填寫本頁）

經濟部中央標準局  
日工消費合作社印製

A7  
B7

五、發明說明 ( 48 )

汲極電極 S D 2 及源極電極 S D 1 係成爲與汲極信號線 D L 同時地形成。

汲極信號線 D L 係如第 3 1 圖所示，形成在絕緣膜 G 1，半導體層 A S 及包括雜質之非晶質 S i 所構成的半導體層 d 0 上，藉由鉻，鉬，鉻與鉬之合金，鋁，鉬或鈦等導電膜之單層或疊層體所形成。在汲極信號線 D L 之形成領域，形成半導體層 A S 及包括雜質的半導體層 d 0。B 例如防止汲極信號線 D L 依半導體層 A S 及包括雜質之半導體層 d 0 之段落差所產生的斷線。

薄膜電晶體 T F T 之汲極電極 S D 2 係與汲極信號線 D L 一體地形成，而源極電極 S D 1 係與汲極電極 S D 2 僅隔著所定之通道長度 1 之分量所形成。

在源極電極 S D 1 及汲極電極 S D 2 上設有絕緣膜所構成的保護膜 P S V 1。保護膜 P S V 1 係成爲可避免液晶對於薄膜電晶體 T F T 之直接接觸的特性劣化。保護膜 P S V 1 係由如氮化矽膜或聚醯亞胺等之有機樹脂膜之耐濕性優異之膜所構成。

在保護膜 P S V 1 上形成有像素電極 I T O 1。

在源極電極 S D 1 上之保護膜 P S V 1，設有用以電氣式地連接源極電極 S D 1 與像素電極 I T O 1 的貫穿孔 C O N T 。

保持電容元件 C a d d 係如第 3 2 圖所示，將閘極信號線（驅動薄膜電晶體 T F T 之閘極信號線與鄰接之其他閘極信號線）G L 作爲其中一方之電極，並將與像素電極

(請先閱讀背面之注意事項再讀此本頁)

A7

B7

## 五、發明說明 ( 49 )

I T O 1 同時地形成的導電層作為另一方之電極，又將介裝於此等之中間的絕緣膜 G I，保護膜 P S V 1 作為介質膜所構成。

絕緣膜 G I，保護膜 P S V 1 係與薄膜電晶體 T F T 者之形成同時形成，又，另一方之電極的導電層係與上述像素電極 I T O 同時地形成。

在像素電極 I T O 之所有表面形成有用以規制液晶之配向的配向膜 O R I 1 。

在本實施例，由於在像素電極 I T O 1 與閘極信號線 G L 及汲極信號線 D L 之間存有絕緣膜的保護膜 P S V 1，因此，即使像素電極 I T O 1 與閘極信號線 G L 或像素電極 I T O 1 及汲極信號線 D L 平面地重疊也不會短路。因此，在本實施例中，可將像素電極 I T O 1 形成較大，因可增大配置像素之孔徑，增加液晶電容 C p i x，而可減小保持電容 C a d d 等之特徵。

在由玻璃等所構成的第 2 透明基板 S U B 2 之內側（液晶 L C 側）之表面，依順序疊層設有第 1 遮光膜 B M 1，濾色片 F I L，共通透明電極 C O M 及上部配向膜 O R I 2 。

第 1 遮光膜 B M 1 係在鉻，鋁等之遮光性金屬膜，丙烯酸等樹脂膜，添加染料，顏料或碳等的遮光性之有機膜所構成。

共通透明電極 C O M 係 I T O 等之透明導電膜所構成

（請先閱讀背面之注意事項再填寫本頁）

訂

A7

B7

## 五、發明說明 ( 50 )

濾色片 F I L 係在丙烯酸等之有機樹脂膜所構成之基材，添加染料或顏料者所構成。

又，為了防止濾色片 F I L 之染料或顏料污染液晶 L C，在濾色片 F I L 與共通透明電極 C O M 之間，設置丙烯酸等之有機樹脂膜所構成之濾色保護膜也可以。

### ( 第 2 遮光膜 B M 2 )

在本實施例中，如第 29 ( a ) 圖及第 31 圖所示，在形成有汲極信號線 D L 之第 1 透明基板 S U B 1 上，設有遮光性之金屬膜所構成的第 2 遮光膜 B M 2 。第 2 遮光膜 B M 2 係與構成閘極信號線 G L 之導電膜 g · 1 相同材料，與閘極信號線 G L 同層地形成。

該第 2 遮光膜 B M 2 係平面構造上如第 29 ( a ) 圖所示地沿著汲極信號線 D L 而與像素電極 I T O 1 重疊，而且形成與汲極信號線 D L 不重疊之狀態。一方面，在剖面構造上，如第 31 圖所示，第 2 遮光膜 S U B 2 係藉由汲極信號線 D L 與閘極絕緣膜 G I 被絕緣分離。所以，第 2 遮光膜 B M 2 與汲極信號線 D L 成為短路之可能性較小。又，像素電極 I T O 1 與第 2 遮光膜 B M 2 係以閘極絕緣膜 G I 及保護 P S V 1 被絕緣分離。

第 2 遮光膜 B M 2 係提高一像素對於像素的像素電極之透過部的面積，亦即具有提高孔徑比並提高顯示屏之亮度的功能。在表示於第 28 圖之顯示屏，背面光 B L 係設定在第 1 透明基板 S U B 1 之其中一方之一邊。背面光

(請先閱讀背面之注意事項再填寫本頁)

打

A7  
B7

## 五、發明說明 ( 51 )

B L 係設在第 2 透明基板 S U B 2 側也可以，惟在以下，  
為了方便上，從第 1 透明基板 S U B 1 側被照射，而從第  
2 透明基板 S U B 2 觀察時之情形表示於例子。照射光係  
透過第 1 透明基板 S U B 1，而從未形成有第 1 透明基板  
S U B 1 上的遮光性的膜（閘極信號線 G L，汲極信號線  
D L 及第 2 遮光膜 B M 2 之部分而進入液晶 L C。該光係  
以施加於形成在第 2 透明基板 S U B 2 的共通電極 C O M  
與形成在第 1 透明基板 S U B 1 的像素電極 I T O 1 間的  
電壓被控制。

顯示屏在像素電極 I T O 1 施加電壓時，則在降低光  
之透過率的正常白模態，如本實施例地未形成第 2 遮光膜  
B M 2 時，必須以設於第 2 透明基板 S U B 2 之第 1 遮光  
膜 B M 1 廣泛地覆蓋像素電極 I T O 1 之周圍，否則從汲  
極信號線 D L 或閘極信號線 G L 及像素電極 I T O 1 之間  
隙有無法以電壓控制之光會洩漏，而降低顯示之反饋。又  
，第 2 透明基板 S U B 2 與第 1 透明基板 S U B 1 係隔著  
液晶張貼，而必須增大對準界限，與在第 1 透明基板  
S U B 1 設置第 2 遮光膜 B M 2 之本實施例相比較，孔徑  
比變小。

又，在本實施例中，在第 2 遮光膜 S U B 2，使用與  
閘極信號線 G L 相同之遮光性之金屬膜 g 1，惟若可遮斷  
光者，也可以使用在丙烯酸等脂肪膜含有染料，顏料或碳  
等而形成遮光膜的絕緣性之遮光膜。

(請先閱讀背面之注意事項再填寫本頁)

訂

A7  
B7

## 五、發明說明 ( 52 )

( 將像素電極之電位降低成分  $\Delta V$  成為均勻的方法 )

第 29 ( a ) 圖係表示輸入端子側之像素的平面構造，而第 29 ( b ) 圖係表示從輸入端子較遠側 ( 例如終端側 ) 之像素的平面構造的一部分。

本實施例也將薄膜電晶體 TFT 之通道長度  $l$  之方向與閘極信號線 GL 之延伸方向垂直地配置。

在本實施例中，在像素電極 ITO 1 設置與選擇像素電極 ITO 1 之閘極信號線 GL 重疊部分，來調整閘極與源極間電容 Cgs，俾減少像素電極之電位降低成分  $\Delta V$  的像素間之相差。

在設於表示在第 29 ( a ) 圖之像素電極 ITO 1 的調整圖案 14，為了減小依掃描信號之波形失真所發生的像素電極之電位降低成分  $\Delta V$  之相差，愈距輸入端子愈遠之像素，將調整圖案 14 與閘極信號線 GL 之重疊面積，比愈接近於輸入端側之像素僅多所定量  $d$  即可以。

在本實施例中，為了每一像素地調整閘極與源極間電容 Cgs，由於將像素電極 ITO 1 延伸設至與選擇該像素電極 ITO 1 之閘極信號線 GL 重疊之部分，故遮光性之金屬所構成的閘極信號線 GL 具有與覆蓋像素電極之線的第 1 遮光膜 BM1 相同之功能。因此，可將覆蓋像素電極 ITO 1 與閘極信號線 GL 之重疊部分 1 的第 1 遮光膜 BM1，可向以前箭號所示之閘極信號線 GL 之方向後退，而可擴大像素之孔徑。

又，在本實施例中，設於像素電極 ITO 1 與鄰接之

( 請先閱讀背面之注意事項再填寫本頁 )

打

A7

B7

## 五、發明說明 ( 53 )

像素的開極信號線 G L 之重疊部分的保持電容 C a d d 之部分，因鄰接之像素的開極信號線 G L 也由遮光性之金屬所構成，因此，具有與第 1 遮光膜 B M 1 相同之功能，故可將第 1 遮光膜 B M 1 後退至開極信號線 G L 露出之位置，而可提高像素之孔徑。

又，在本實施例中，在開極與源極間電容 C g s 之介質使用保護膜 P S V 1 與絕緣膜 G I 。由於在保護膜 P S V 1 與絕緣膜 G I 之相同場所，存在梢孔之可能性極少，因此，在調整開極與源極間電容 C g s 之部分 1 4，也不會有像素電極 I T O 與開極信號線 G L 短路之問題。

(請先閱讀背面之注意事項再填寫本頁)

打

### 實施形態 6

以下，將調整開極與源極間電容 C g s 之其他實施例表示於第 3 3 ( a ) 圖及第 3 3 ( b ) 圖。

第 3 3 ( a ) 圖及第 3 3 ( b ) 圖係表示將表示於第 2 9 ( a ) 圖之像素的平面圖之薄膜電晶體 T F T 之近旁部分的圖式。未記載於第 3 3 ( a ) 圖及第 3 3 ( b ) 圖之部分的構成係與表示於第 2 9 ( a ) 圖之像素的構成相同。

第 3 3 ( a ) 圖係表示輸入端子側之像素之薄膜電晶體 T F T 的構成，而第 3 3 ( b ) 圖係表示距輸入端子較遠側之薄膜電晶體 T F T 的構成。

在本實施例中，薄膜電晶體 T F T 之通道長度 l 的方向係垂直地配置於開極信號線 G L 之延伸方向。

經濟部中央標準局員工消費合作社印製

A7

B7

## 五、發明說明 ( 54 )

在本實施例中，以設於與源極電極 S D 1 重疊部分之閘極信號線 G L 的調整圖案 I 5，調整閘極與源極間電容 C g s，俾減小像素電極之電位降低成分  $\Delta V$  的像素間之相差。

以設在表示於第 3 3 ( a ) 圖及第 3 3 ( b ) 圖之閘極信號線 G L 的調整圖案 I 5，為了減小依掃描信號之波形失真所發生的像素電極之電位降低成分  $\Delta V$  的相差，愈距輸入端子較遠之像素愈增加調整圖案 I 5 與源極電極 S D 1 之重疊面積即可以。

( 請先閱讀背面之注意事項再填寫本頁 )

打

### 實施形態 7

第 3 4 ( a ) 圖及第 3 4 ( b ) 圖係表示調整閘極與源極間電容 C g s 之其他實施例。

第 3 4 ( a ) 圖及第 3 4 ( b ) 圖係表示將表示於第 2 9 ( a ) 圖之像素的平面圖之薄膜電晶體 T F T 之近旁部分的圖式。未記載於第 3 4 ( a ) 圖及第 3 4 ( b ) 圖之部分的構成係與表示於第 2 9 ( a ) 圖之像素的構成相同。

第 3 4 ( a ) 圖係表示輸入端子側之像素之薄膜電晶體 T F T 的構成，而第 3 4 ( b ) 圖係表示距輸入端子較遠側之薄膜電晶體 T F T 的構成。

在本實施例中，薄膜電晶體 T F T 之通道長度 l 的方向係垂直地配置於閘極信號線 G L 之延伸方向。

在本實施例中，在閘極信號線 G L 設置與像素電極

A7

B7

## 五、發明說明 ( 55 )

I T O 1 重疊的調整圖案 I 6 , 調整閘極與源極間電容  $C_{gs}$  , 俾減小像素電極之電位降低成分  $\Delta V$  的像素間之相差。

以設在表示於第 34 ( a ) 圖及第 34 ( b ) 圖之閘極信號線 G L 的調整圖案 I 5 , 為了減小依掃描信號之波形失真所發生的像素電極之電位降低成分  $\Delta V$  的相差 , 愈距輸入端子較遠之像素 , 比接近於輸入端子側之像素愈增加調整圖案 I 6 與像素電極 I T O 1 之重疊面積。

( 請先閱讀背面之注意事項再填寫本頁 )

## 實施形態 8

第 35 ( a ) 圖及第 35 ( b ) 圖係表示調整閘極與源極間電容  $C_{gs}$  之其他實施例。

第 35 ( a ) 圖及第 35 ( b ) 圖係表示將表示於第 29 ( a ) 圖之像素的平面圖之薄膜電晶體 T F T 之近旁部分的圖式。未記載於第 35 ( a ) 圖及第 35 ( b ) 圖之部分的構成係與表示於第 29 ( a ) 圖之像素的構成相同。

第 35 ( a ) 圖係表示輸入端子側之像素之薄膜電晶體 T F T 的構成 , 而第 35 ( b ) 圖係表示距輸入端子較遠側之薄膜電晶體 T F T 的構成。

在本實施例中 , 從閘極信號線 G L 分岐設置薄膜電晶體 T F T 之閘極電極 G T 。

在本實施例中 , 在薄膜電晶體 T F T 之源極電極 S D 1 與閘極電極 G T 重疊之兩部位部分 , 設置調整圖案

A7  
B7

## 五、發明說明 ( 56 )

I 7 及 I 7'，調整閘極與源極間電容  $C_{g s}$ ，俾減小像素電極之電位降低成分  $\Delta V$  的像素間之相差。

介經設在表示於第 35 ( a ) 圖及第 35 ( b ) 圖的源極電極 SD 1 的調圖案 I 7 及 I 7'，為了減小依掃描信號之波形失真所發生的像素電極之電位降低成分  $\Delta V$  的相差，愈距輸入端子較遠之像素愈增加調整圖案 I 7 與 I 7' 之全部面積即可以。

又，在表示於第 35 ( a ) 圖及第 35 ( b ) 圖之本實施例中，半導體層 AS 之寬度形成比源極電極 SD 1 之寬度小，介經半導體層 AS 之寬度來規定薄膜電晶體 TFT 之通道寬度。由於調整閘極與源極間電容  $C_{g s}$  之圖案 I 7 及 I 7' 係設在與半導體層 AS 未重疊部分，因此，介經在源極電極 SD 1 設置調整圖案 I 7，I 7'，而不會改變薄膜電晶體 TFT 之驅動能力。

又，在表示於第 35 ( a ) 圖及第 35 ( b ) 圖之實施例中，介經閘極電極 GT 來遮光半導體層 AS，及為了防止薄膜電晶體 TFT 之誤動作，平面地僅存在閘極電極 GT 之領域內設置半導體層 AS。因此，介經閘極電極 GT 完全地遮光半導體層 AS 時，在源極電極 SD 1 與閘極電極 GT 之間具有半導體層 AS 沒有之部分，因而具有閘極與源極間電容  $C_{g s}$  變大之缺點。但是，在本實施例中，由於調整閘極與源極間電容  $C_{g s}$ ，減小像素電極之電位降低成分  $\Delta V$  的相差，因此可減少介經像素電極 GT 完全地遮光半導體層 AS 所發生的閘極與源極間電容

(請先閱讀背面之注意事項再繼續看本頁)

打

A7

B7

## 五、發明說明 ( 57 )

C g s 變大的缺點。

### 實施形態 9

第 3 6 ( a ) 圖及第 3 6 ( b ) 圖係表示調整保持電容 C a d d 的其他實施例。

第 3 6 ( a ) 圖及第 3 6 ( b ) 圖係表示本實施例之像素的平面構造的圖式。

第 3 6 ( a ) 圖及第 3 6 ( b ) 圖係形成與表示於第 2 9 ( a ) 圖之像素構造之液晶顯示裝置相同構造。因此在本實施例未特別加以記載部分的構成係與表示於第 2 9 ( a ) 圖之像素的構成相同。

第 3 6 ( a ) 圖係表示輸入端子側之像素的構成，而第 3 6 ( b ) 圖係表示距輸入端子較遠側之像素的構成。

在本實施例中，變更像素電極 I T O 1 與鄰接之像素的閘極信號線 G L 相重疊部分之面積，調節保持電容 C a d d ，俾減小像素電極之電位降低成分  $\Delta V$  的像素間的相差。

調整表示於第 3 6 ( a ) 圖及第 3 6 ( b ) 圖的保持電容 C a d d ，為了減小依掃描信號之波形失真所發生的像素電極之電位降低成分的相差，愈距輸入端子較遠之像素比愈接近於輸入端子之像素的閘極信號線 G L 與像素電極 I T O 1 之重疊面積減少以 d 表示之所定量，俾減小保持電容 C a d d 即可以。

(請先閱讀背面之注意事項再填寫本頁)

打

五、發明說明 ( 58 )

實施形態 1 0

第 37 ( a ) 圖及第 37 ( b ) 圖係表示調整液晶電容 C p i x 之其他實施例。

第 37 ( a ) 圖及第 37 ( b ) 圖係表示本實施例之像素之平面構造的圖式。

第 37 ( a ) 圖及第 37 ( b ) 圖也形成與表示於第 29 ( a ) 圖之像素構造的液晶顯示裝置相同構造。因此，在本實施例未特別加以記載部之構成係與表示於第 29 ( a ) 圖之構成相同。

第 37 ( a ) 圖係表示輸入端子側之像素的構成，而第 37 ( b ) 圖係表示距輸入端子較遠側之像素的構成。

在本實施例中，變更像素電極 I T O 1 之面積，並變更與共通電極 C O M 之面積，來調整液晶電容 C p i x ，俾減少像素電極之電位降低成分  $\Delta V$  的像素間的相差。

變更表示於第 37 ( a ) 圖及第 37 ( b ) 圖的像素電極 I T O 1 之面積，為了減小依掃描信號之波形失真所發生的像素電極之電位降低成分  $\Delta V$  的相差，愈距輸入端子較遠之像素比愈接近於輸入端之像素的像素電極之面積僅減少以 d 表示之所定量，俾減小保持電容 C p i x 即可以。

又，在本實施例中，如第 37 ( a ) 圖及第 37 ( b ) 圖所示，即使變更像素電極 I T O 1 之面積，第 1 遮光膜 B M 1 之孔徑面積係在接近於輸入端子之像素與距輸入端子較遠之像素相同，又，在本實施例中，變更以第 1 遮

(請先閱讀背面之注意事項再填寫本頁)

打

A7  
B7

## 五、發明說明 ( 59 )

光膜 B M 1 之部分的像素電極 I T O 1 之形狀，變更像素電極之面積，由於調整液晶電容 C p i x ，因此，在接近於輸入端子之像素與距輸入端子較遠之像素沒有通過光之孔徑上之差異，不會產生亮度差。

(請先閱讀背面之注意事項再視為本頁)

### 實施形態 1.1

第 38 ( a ) 圖及第 38 ( b ) 圖係表示以遮光性金屬膜第 2 遮光膜 B M 2 ，並調整第 2 遮光膜 B M 2 與像素電極 I T O 1 之重疊面積的其他實施例。

第 38 ( a ) 圖及第 38 ( b ) 圖係表示本實施例之像素之平面構造的圖式。

第 38 ( a ) 圖及第 38 ( b ) 圖係表示將表示於第 29 ( a ) 圖之像素的平面圖之薄膜電晶體 T F T 之近旁部分的圖式。未記載於第 38 ( a ) 圖及第 38 ( b ) 圖之部分的構成係與表示於第 29 ( a ) 圖之像素的構成相同。

第 38 ( a ) 圖係表示輸入端子側之像素之薄膜電晶體 T F T 的構成，而第 38 ( b ) 圖係表示距輸入端子較遠側之薄膜電晶體 T F T 的構成。

在本實施例中，電氣式地連接第 2 遮光膜 B M 2 與鄰接之像素的箇極信號線 G L ，變更第 2 遮光膜 B M 2 與像素電極 I T O 1 之重疊面積，俾減少像素電極之電位降低成分  $\Delta V$  的像素間的相差。

在本實施例中，由於第 2 遮光膜 B M 2 係電氣式地連

A7

B7

## 五、發明說明 ( 60 )

接鄰接之像素的閘極信號線 G L，因此，第 2 遮光膜 B M 2 與像素電極 I T O 1 之重疊部分係實行與保持電容 C a d d 相同之動作。

變更表示於第 3 8 ( a ) 圖及第 3 8 ( b ) 圖的第 2 遮光膜 B M 2 與像素電極 I T O 1 之重疊面積，為了減小依掃描信號之波形失真所發生的像素電極之電位降低成分  $\Delta V$  的相差，將接近於輸入端子側的第 2 遮光膜 B M 2 與像素電極 I T O 1 之重疊面積，比距輸入端子較遠側之像素者僅增加以 d 表示之所定量，俾增大保持電容 C a d d 即可以。

又，在本實施例中，由於不變更像素電極之面積，並調整保持電容電極之面積，因此，即使變更保持電容 C a d d，液晶電容 C p i x 也不會變更。

又，變更第 2 遮光膜 B M 2 與像素電極 I T O 1 之重疊面積時，有像素之孔徑變更之問題，惟如第 3 8 ( a ) 圖及第 3 8 ( b ) 圖所示，在以設於第 2 透明基板 S U B 2 的第 1 遮光膜 B M 1 所覆蓋之領域內介經變更第 2 遮光膜 B M 2 與像素電極 I T O 1 之重疊面積，即可解決變更像素之孔徑的問題。

又，在本實施例中，表示將第 2 遮光膜 B M 2 電氣式地連接於閘極信號線 G L 之例子，惟在電氣式地浮起第 2 遮光膜 B M 2 之狀態下，即使變更與像素電極 I T O 1 重疊之面積也可減小像素電極之電位降低成分  $\Delta V$  的相差。在將第 2 遮光膜 B M 2 成為電氣式地浮起之狀態時，變更

(請先閱讀背面之注意事項再填寫本頁)

訂

A7  
B7

## 五、發明說明 ( 61 )

與像素電極 I T O 1 之重疊面積時，可變更源極與汲極間電容  $C_{ds1}$  或像素電極與汲極信號線間電容  $C_{ds2}$ 。此時，愈接近於輸入端子側之像素愈增加第 2 遮光膜 B M 2 與像素電極 I T O 1 重疊之面積。

但是，愈增加源極與汲極間電容  $C_{ds1}$  及像素電極汲極信號線間電容  $C_{ds2}$ ，乃有像素間之串音之問題，如第 3.8 ( a ) 圖與第 3.8 ( b ) 圖所示，將第 2 遮光膜 B M 2 連接於閘極信號線 G L 者較理想。

( 請先閱讀背面之注意事項再填寫本頁 )

### ( 發明之效果 )

由以上說明可明瞭，依照依本發明之液晶顯示裝置，成為可抑制抑制閃爍之發生。

### ( 圖式之簡單說明 )

第 1 圖係表示依本發明之液晶顯示裝置之一實施例的要部平面圖。

第 2 圖係表示依本發明之液晶顯示裝置之一實施例的等值電路圖。

第 3 圖係表示依本發明之液晶顯示裝置之像素領域之一實施例的平面圖。

第 4 圖係表示第 3 圖之 IV - IV 線的剖面圖。

第 5 圖係表示第 3 圖之 V - V 線的剖面圖。

第 6 圖係表示第 3 圖之 VI - VI 線的剖面圖。

第 7 ( a ) 圖至第 7 ( d ) 圖係表示依本發明之液晶

A7

B7

## 五、發明說明 ( 62 )

顯示裝置之其他實施例的說明圖。

第 8 圖係表示依本發明之液晶顯示裝置之其他實施例的平面圖。

第 9 ( a ) 圖及第 9 ( b ) 圖係表示依本發明之液晶顯示裝置之其他實施例的平面圖。

第 10 ( a ) 圖及第 10 ( b ) 圖係表示依本發明之液晶顯示裝置之其他實施例的平面圖。

第 11 ( a ) 圖及第 11 ( b ) 圖係表示依本發明之液晶顯示裝置之其他實施例的平面圖。

第 12 圖係表示依本發明之液晶顯示裝置之其他實施例的等值電路圖。

第 13 圖係表示依本發明之液晶顯示裝置之像素領域之其他實施例的平面圖。

第 14 圖係表示第 13 圖之 VI - VI 線的剖面圖。

第 15 圖係表示 T F T 主動矩陣液晶顯示裝置之單位像素之等值電路的圖式。

第 16 圖係表示 T F T 主動矩陣液晶顯示裝置的驅動波形圖。

第 17 圖係表示液晶顯示屏之一線分量的等值電路。

第 18 ( a ) 圖係表示端子側之，第 18 ( b ) 圖係表示中央部之，第 18 ( c ) 圖係表示終端側之像素之薄膜電晶體 T F T 的驅動波形圖。

第 19 圖係表示薄膜電晶體基板 S U B 1 之製造方法的工程圖。

(請先閱讀背面之注意事項再填寫本頁)

打

五、發明說明 ( 63 )

第 2 0 圖係表示薄膜電晶體基板 S U B 1 之製造方法的工程圖。

第 2 1 圖係表示薄膜電晶體基板 S U B 1 之製造方法的工程圖。

第 2 2 ( a ) 圖係表示介經光刻法將圖案形成在薄膜電晶體基板 S U B 1 之方法的圖式；第 2 2 ( b ) 圖係表示光罩之圖案之例的圖式。

第 2 3 ( a ) 圖係表示介經光刻法將圖案形成在薄膜電晶體基板 S U B 1 之其他方法的圖式；第 2 3 ( b ) 圖係表示光罩之圖案之其他例的圖式。

第 2 4 圖係表示在閻極信號線之左右兩端設置掃描信號線驅動電路 1 0 4 的其他實施例之液晶顯示裝置的等值電路。

第 2 5 圖係表示適用本發明的橫電場方式之主動矩陣液晶顯示裝置之單位像素的平面圖。

第 2 6 圖係表示第 2 5 圖之 3 - 3 切剖線之剖面的圖式。

第 2 7 ( a ) 圖及第 2 7 ( b ) 圖係表示依本發明的液晶顯示裝置之其他實施例之像素之主要部分的平面圖。

第 2 8 ( a ) 圖及第 2 8 ( b ) 圖係表示依本發明的液晶顯示裝置之其他實施例之像素之主要部分的平面圖。

第 2 9 ( a ) 圖及第 2 9 ( b ) 圖係表示依本發明的液晶顯示裝置之其他實施例之像素部的平面圖。

第 3 0 圖係表示第 2 9 圖之 IV - IV 線的剖面圖。

(請先閱讀背面之注意事項再填寫本頁)

訂

## 五、發明說明 ( 64 )

87-198150

第31圖係表示第29圖之V-V線的剖面圖。

第32圖係表示第29圖之VI-VI線的剖面圖。

第33(a)圖及第33(b)圖係表示依本發明的  
液晶顯示裝置之其他實施例之像素之主要部分的平面圖。

第34(a)圖及第34(b)圖係表示依本發明的  
液是頭云裝置之其他實施例之像素之主要部分的平面圖。

第35(a)圖及第35(b)圖係表示依本發明的  
所述顯示裝置之其他實施例之儀表之主要部分的平面圖。

第36(a)圖及第36(b)圖係表示依本發明的  
液氮罐之其他實施例之像來之主要部分的平面圖。

第37(a)圖及第37(b)圖係表示依本發明的  
構造顯示裝置之其他實施例之像素之主要部分的平面圖。

第38(a)圖及第38(b)圖係表示依本發明的

### （記號之說明・

L : 闊極信號線, DL : 減極信號線, ITO1 : 像素電極, TFT : 薄膜電晶體, GI : 闊極絕緣膜, AS : 半導體層, SD1 : 源極電極, SD2 : 減極電極。

A8  
B8  
C8  
D8

## 六、申請專利範圍

1. 一種液晶顯示裝置，其特徵為：具備設於第1絕緣基板上的閘極信號線，及電氣式地連接於上述閘極信號線且輸出閘極驅動電壓的驅動電路，及具有源極電極，閘極電極及汲極電極的第1及第2薄膜電晶體，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之一方的第一像素電極，及電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之一方的第二像素電極，及電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之另一方的第一影像信號線，及電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之另一方的第二影像信號線；上述第1薄膜電晶體之閘極電極係電氣式地連接於上述閘極信號線的第1部分，上述第2薄膜電晶體之閘極電極係電氣式地連接於比上述閘極信號線的第1部分距上述驅動電路較遠的第2部分；上述第2像素電極與上述閘極信號線之間的靜電電容形成比上述第1像素電極與上述閘極信號線之間的靜電電容大者。

2. 如申請專利範圍第1項所述之液晶顯示裝置，其中，上述第1部分至第2部分之長度係27cm以上者。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

A8  
B8  
C8  
D8

## 六、申請專利範圍

3. 如申請專利範圍第1項所述之液晶顯示裝置，其中，上述液晶顯示裝置係具有：與上述第1絕緣基板重疊設置的透明第2絕緣基板，及

設置於與上述第2絕緣基板之上述第1及第2像素電極對向位置的透明共通電極，及

設於上述共通電極與上述第1及第2像素電極之間的液晶。

4. 一種液晶顯示裝置，其特徵為：具備

設於絕緣基板之閘極電極，及設於該閘極電極上之絕緣膜，及設於該絕緣膜上之半導體層，及具有設於該半導體層上之源極電極及汲極電極的第1及第2薄膜電晶體，及

電氣式地連接於上述第1薄膜電晶體之源極電極的第一像素電極，及

電氣式地連接於上述第2薄膜電晶體之源極電極的第2像素電極，及

電氣式地連接於上述第1薄膜電晶體之汲極電極的第一影像信號線，及

電氣式地連接於上述第2薄膜電晶體之汲極電極的第二影像信號線，及

設於上述絕緣基板上的閘極信號線，及

電氣式地連接於上述閘極信號線且用以輸入驅動電壓的端子，及

上述第1薄膜電晶體之閘極電極係電氣式地連接於上

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

紙

A8  
B8  
C8  
D8

## 六、申請專利範圍

述閘極信號線的第 1 部分。

上述第 2 薄膜電晶體之間極電極係電氣式地連接於比上述閘極信號線的第 1 部分距上述端子較遠的第 2 部分；

上述第 1 及第 2 薄膜電晶體之源極電極係在上述半導體層上隔著距離對向地設置於上述汲極電極。

在上述第 1 及第 2 薄膜電晶體之半導體層，將與上述閘極電極重疊之過剩形成部分，除了上述源極電極與汲極電極對向部分外，設於上述源極電極近旁。

將上述第 2 薄膜電晶體之半導體層之過剩形成部分的面積，形成比上述第 1 薄膜電晶體之半導體層之過剩形成部分之面積大者。

5. 一種液晶顯示裝置，其特徵為：具備

設於絕緣基板之閘極電極，及設於該閘極電極上之絕緣膜，及設於該絕緣膜上之半導體層，及具有設於該半導體層及／或上述絕緣膜上之源極電極及汲極電極的第 1 及第 2 薄膜電晶體，及

電氣式地連接於上述第 1 薄膜電晶體之源極電極的第一像素電極，及

電氣式地連接於上述第 2 薄膜電晶體之源極電極的第二像素電極，及

電氣式地連接於上述第 1 薄膜電晶體之汲極電極的第一影像信號線，及

電氣式地連接於上述第 2 薄膜電晶體之汲極電極的第二影像信號線，及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

A8  
B8  
C8  
D8

## 六、申請專利範圍

設於上述絕緣基板上的閘極信號線，及  
電氣式地連接於上述閘極信號線且用以輸入驅動電壓  
的端子，及

上述第1薄膜電晶體之閘極電極係電氣式地連接於上  
述閘極信號線的第1部分，

上述第2薄膜電晶體之閘極電極係電氣式地連接於比  
上述閘極信號線的第1部分距上述端子較遠的第2部分；

將與上述第2薄膜電晶體之源極電極之上述閘極信號  
線重疊部分的面積，形成比與上述第1薄膜電晶體之源極  
電極之上述閘極信號線重疊部分的面積大者。

6. 如申請專利範圍第5項所述之液晶顯示裝置，其  
中，將上述半導體層平面地設於形成有上述閘極電極之領  
域內者。

7. 一種液晶顯示裝置，其特徵為：具備  
設於絕緣基板上的閘極信號線，及  
電氣式地連接於上述閘極信號線且輸出閘極驅動電壓  
的驅動電路，及

具有源極電極，閘極電極及汲極電極的第1及第2薄  
膜電晶體，及

電氣式地連接於上述第1薄膜電晶體之源極電極及汲  
極電極之一方的第1像素電極，及

電氣式地連接於上述第2薄膜電晶體之源極電極及汲  
極電極之一方的第2像素電極，及

電氣式地連接於上述第1薄膜電晶體之源極電極及汲

(請先閱讀背面之法律事項再填寫本頁)

A8  
B8  
C8  
D8

## 六、申請專利範圍

極電極之另一方的第 1 影像信號線，及

電氣式地連接於上述第 2 薄膜電晶體之源極電極及汲極電極之另一方的第 2 影像信號線；

上述第 1 薄膜電晶體之閘極電極係電氣式地連接於上述閘極信號線的第 1 部分，

上述第 2 薄膜電晶體之閘極電極係電氣式地連接於比上述閘極信號線的第 1 部分距上述驅動電路較遠的第 2 部分；

上述第 1 及上述第 2 像素電極係經由上述閘極信號線與絕緣膜形成一部分重疊，

將上述第 2 像素電極與上述閘極信號線重疊部分的面積，形成比上述第 1 像素電極與上述閘極信號線重疊部分的面積大者。

8. 一種液晶顯示裝置，其特徵為：具備設於絕緣基板上的閘極信號線，及電氣式地連接於上述閘極信號線且用以輸入驅動電壓的端子，及

具有源極電極，閘極電極及汲極電極的第 1 及第 2 薄膜電晶體，及

電氣式地連接於上述第 1 薄膜電晶體之源極電極及汲極電極之一方的第 1 像素電極，及

電氣式地連接於上述第 2 薄膜電晶體之源極電極及汲極電極之一方的第 2 像素電極，及

電氣式地連接於上述第 1 薄膜電晶體之源極電極及汲

(請先閱讀背面之注意事項再填寫本頁)

裝  
打  
印

A8  
B8  
C8  
D8

## 六、申請專利範圍

極電極之另一方的第 1 影像信號線，及

電氣式地連接於上述第 2 薄膜電晶體之源極電極及汲極電極之另一方的第 2 影像信號線：

上述第 1 薄膜電晶體之間極電極係電氣式地連接於上述閘極信號線的第 1 部分，

上述第 2 薄膜電晶體之間極電極係電氣式地連接於比上述閘極信號線的第 1 部分距上述端子較遠的第 2 部分；

上述第 2 像素電極與上述閘極信號線之間的靜電電容形成比上述第 1 像素電極與上述閘極信號線之間的靜電電容大，

上述第 1 及第 2 薄膜電晶體之源極電極係對於上述汲極電極在上述閘極電極上僅距通道長度，僅對向通道寬度地設置，

上述第 1 及第 2 薄膜電晶體之源極電極及汲極電極之一方的電極為與上述像素電極連接之部分，而將從與上述閘極電極重疊部分至不重疊部分之間的寬度形成比上述第 1 及第 2 薄膜電晶體之通道寬度小者。

9. 一種液晶顯示裝置，其特徵為：具備

設於絕緣基板的第 1 閘極信號線，及

鄰接於上述第 1 閘極信號線設在上述絕緣基板上的電容線，及

電氣式地連接於上述閘極信號線且用以輸入驅動電壓的端子，及

具有源極電極，閘極電極及汲極電極的第 1 及第 2 薄

(請先閱讀背面之注意事項再接著本頁)

卷

訂

頁

A8  
B8  
C8  
D8

## 六、申請專利範圍

薄膜電晶體，及

電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之一方的第一像素電極；及

電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之一方的第二像素電極，及

電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之另一方的第一影像信號線，及

電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之另一方的第二影像信號線；

上述第1薄膜電晶體之閘極電極係電氣式地連接於上述閘極信號線的第一部分，

上述第2薄膜電晶體之閘極電極係電氣式地連接於比上述第1閘極信號線的第一部分距上述端子較遠的第2部分；

上述第1及第2薄膜電晶體之源極電極係對於上述汲極電極在上述閘極電極上僅距通道長度，僅對向通道寬度地設置，

而上述第2薄膜電晶體之通道長度及通道寬度係與上述第1薄膜電晶體之通道長度及通道寬度實質相等，

上述第1及第2像素電極係經由上述電容線與絕緣膜形成一部分重疊，

上述第2像素電極與上述電容線之重疊面積係形成比上述第1像素電極與上述電容線之重疊面積小者。

10. 一種液晶顯示裝置，其特徵為：具備

(請先閱讀背面之注意事項再填寫本頁)

裝

打

A8  
B8  
C8  
D8

## 六、申請專利範圍

設於絕緣基板的第1閘極信號線，及  
鄰接於上述第1閘極信號線設在上述絕緣基板上的第2閘極信號線，及

電氣式地連接於上述第1閘極信號線且輸出閘極驅動電壓的驅動電路，及

具有源極電極，閘極電極及汲極電極的第1及第2薄膜電晶體，及

電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之一方的第1像素電極，及

電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之一方的第2像素電極，及

電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之另一方的第1影像信號線，及

電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之另一方的第2影像信號線；

上述第1薄膜電晶體之閘極電極係電氣式地連接於上述第1閘極信號線的第1部分，

上述第2薄膜電晶體之閘極電極係電氣式地連接於比上述第1閘極信號線的第1部分距上述驅動電路較遠的第2部分；

上述第1及第2薄膜電晶體之源極電極係對於上述汲極電極在上述閘極電極上僅距通道長度，僅對向通道寬度設置，

而上述第2薄膜電晶體之通道長度及通道寬度係與上

(請先閱讀背面之注意事項再填寫本頁)

A8  
B8  
C8  
D8

## 六、申請專利範圍

述第 1 薄膜電晶體之通道長度及通道寬度實質相等，

上述第 1 及第 2 像素電極係經上述第 2 閘極信號線與絕緣膜形成一部分重疊，

上述第 2 像素電極與上述第 2 閘極信號線之重疊面積係形成比上述第 1 像素電極與上述第 2 閘極信號線之重疊面積小者。

1 1. 一種液晶顯示裝置，其特徵為：具備

設於絕緣基板的閘極信號線，及

電氣式地連接於上述閘極信號線且輸出閘極驅動電壓的驅動電路，及

具有源極電極，閘極電極及汲極電極的第 1 及第 2 薄膜電晶體，及

電氣式地連接於上述第 1 薄膜電晶體之源極電極及汲極電極之一方的第一像素電極，及

電氣式地連接於上述第 2 薄膜電晶體之源極電極及汲極電極之一方的第 2 像素電極，及

電氣式地連接於上述第 1 薄膜電晶體之源極電極及汲極電極之另一方的第一影像信號線，及

電氣式地連接於上述第 2 薄膜電晶體之源極電極及汲極電極之另一方的第 2 影像信號線；

上述第 1 薄膜電晶體之閘極電極係電氣式地連接於上述閘極信號線的第一部分，

上述第 2 薄膜電晶體之閘極電極係電氣式地連接於比上述閘極信號線的第一部分距上述驅動電路較遠的第 2 部

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

A8  
B8  
C8  
D8

## 六、申請專利範圍

分：

上述第2像素電極與上述第2影像信號線之間的靜電電容形成比上述第1像素電極與上述第1影像信號線之間的靜電電容大者。

12. 一種液晶顯示裝置，其特徵為：具備設於第1絕緣基板上的閘極信號線，及電氣式地連接於上述閘極信號線且用以輸入驅動電壓的端子，及

具有源極電極，閘極電極及汲極電極的第1及第2薄膜電晶體，及

電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之一方的第1像素電極，及

電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之一方的第2像素電極，及

電氣式地連接於上述第1薄膜電晶體之源極電極及汲極電極之另一方的第1影像信號線，及

電氣式地連接於上述第2薄膜電晶體之源極電極及汲極電極之另一方的第2影像信號線，及

與上述第1絕緣基板重疊地設置的透明第2絕緣基板，及

設置於與上述第2絕緣基板之上述第1及第2像素電極對向之位置的透明共通電極，及

設於上述共通電極與上述第1及第2像素電極之間的液晶，及

A8  
B8  
C8  
D8

## 六、申請專利範圍

設於上述第 2 絶緣基板，覆蓋上述第 1 及第 2 像素電極之周圍的遮光膜；

上述第 1 薄膜電晶體之閘極電極係電氣式地連接於上述閘極信號線的第 1 部分，及

上述第 2 薄膜電晶體之閘極電極係電氣式地連接於比上述閘極信號線的第 1 部分距上述端子較遠的第 2 部分；

以上述第 2 像素電極之上述遮光膜所覆蓋之部分的面積係形成比以上述第 1 像素電極之上述遮光膜之部分的面積小者。

13. 如申請專利範圍第 1 項所述之液晶顯示裝置，其中，

上述第 1 及第 2 薄膜電晶體之源極電極係對於上述汲極電極在上述閘極電極上僅距通道長度，僅對向通道寬度地設置，

而上述第 2 薄膜電晶體之通道長度及通道寬度係與上述第 1 薄膜電晶體之通道長度及通道寬度實質相等。

(請先閱讀背面之注意事項再填寫本頁)

裝


打

印


87110397

731710


第1圖




第 2 圖




第3圖




第 4 圖




第 5 圖




第 6 圖




第 7 圖 A




第 7 圖 B




第 7 圖 C




第 7 圖 D




第 8 圖




第9圖A




第9圖B




第10圖A




第10圖B




第11圖 A




第11圖 B




第12圖




第13圖




第14圖




第15圖




第16圖



第17圖






第18圖A


第18圖B

第18圖C


第19圖




第20圖




第21圖




第22圖A




第22圖B




第23圖A




第23圖B




第24圖




第25圖




第26圖




第27圖A




第27圖B



第28圖A




第28圖B




第29圖 A


第29圖 B




第30圖



第31圖




第32圖




第33圖 A


第33圖 B




第34圖 A




第34圖 B




第35圖 A




第35圖 B




第36圖A




第36圖B




第37圖A




第37圖B




第38圖 A




第38圖 B




第24圖




第25圖




第26圖




第27圖A




第27圖B



第28圖A




第28圖B




第29圖 A


第29圖 B




第30圖



第31回




第32圖




第33圖 A


第33圖 B




第34圖 A




第34圖B




第35圖 A




第35圖B




第36圖 A




第36圖 B




第37圖A




第37圖B



第38圖A



第38圖B



**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: \_\_\_\_\_**

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**